Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. EP1428222 - FONCTIONNEMENT EN ARRIERE-PLAN POUR CELLULES MEMOIRES

Office
Office européen des brevets (OEB)
Numéro de la demande 02770529
Date de la demande 17.09.2002
Numéro de publication 1428222
Date de publication 16.06.2004
Type de publication B1
CIB
G11C 16/06
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
16Mémoires mortes programmables effaçables
02programmables électriquement
06Circuits auxiliaires, p.ex. pour l'écriture dans la mémoire
G11C 16/16
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
16Mémoires mortes programmables effaçables
02programmables électriquement
06Circuits auxiliaires, p.ex. pour l'écriture dans la mémoire
10Circuits de programmation ou d'entrée de données
14Circuits pour effacer électriquement, p.ex. circuits de commutation de la tension d'effacement
16pour effacer des blocs, p.ex. des réseaux, des mots, des groupes
G11C 8/08
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
8Dispositions pour sélectionner une adresse dans une mémoire numérique
08Circuits de commande de lignes de mots, p.ex. circuits d'attaque, de puissance, de tirage vers le haut, d'abaissement, circuits de précharge, pour lignes de mots
G11C 11/56
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
11Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliers; Eléments d'emmagasinage correspondants
56utilisant des éléments d'emmagasinage comportant plus de deux états stables représentés par des échelons, p.ex. de tension, de courant, de phase, de fréquence
G11C 16/02
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
16Mémoires mortes programmables effaçables
02programmables électriquement
G11C 16/04
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
16Mémoires mortes programmables effaçables
02programmables électriquement
04utilisant des transistors à seuil variable, p.ex. FAMOS
CPC
G11C 16/0483
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
16Erasable programmable read-only memories
02electrically programmable
04using variable threshold transistors, e.g. FAMOS
0483comprising cells having several storage transistors connected in series
G11C 8/08
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
8Arrangements for selecting an address in a digital store
08Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
G11C 11/5628
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
56using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
5621using charge storage in a floating gate
5628Programming or writing circuits; Data input circuits
G11C 16/12
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
16Erasable programmable read-only memories
02electrically programmable
06Auxiliary circuits, e.g. for writing into memory
10Programming or data input circuits
12Programming voltage switching circuits
G11C 16/30
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
16Erasable programmable read-only memories
02electrically programmable
06Auxiliary circuits, e.g. for writing into memory
30Power supply circuits
G11C 2216/18
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
2216Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
12Reading and writing aspects of erasable programmable read-only memories
18Flash erasure of all the cells in an array, sector or block simultaneously
Déposants SANDISK CORP
Inventeurs CERNEA RAUL ADRIAN
Données relatives à la priorité 0229554 17.09.2002 US
09956201 17.09.2001 US
Titre
(DE) HINTERGRUND-AUSFÜHRUNG EINER OPERATION MIT SPEICHERZELLEN
(EN) BACKGROUND OPERATION FOR MEMORY CELLS
(FR) FONCTIONNEMENT EN ARRIERE-PLAN POUR CELLULES MEMOIRES
Abrégé
(EN)
A technique to perform an operation (e.g., erase, program, or read) on memory cells (105) is to apply an operating voltage dynamically to the gates (111, 113) of the memory cells, rather than a continuous operating voltage. This reduces the power consumed during the operation. Dynamic operation or background operation such as background erase also permits other operations, such as read, program, or erase, to occur while the selected memory cells are operated on. This improves the operational speed of an integrated circuit using dynamic operation compared to a continuous operation. In an embodiment for background erase, the erase gates are charged to the erase voltage using a charge pump (204, 208). The pump is then turned off (212), and the erase gates remain at the erase voltage dynamically (216). The erase voltage at the erase gates will be periodically checked and refreshed as needed until the memory cells are fully erased (224). While the charge pump is off and the erase voltage is dynamically held at the erase dates, other operations, possibly on other memory cells, may be performed (220).

(FR)
L'invention concerne une technique pour effectuer une opération (par ex. effacer, programmer ou lire) sur des cellules mémoires, selon laquelle on applique une tension de fonctionnement dynamique aux portes (111, 113) des cellules mémoires, plutôt qu'une tension de service continue, ce qui diminue la consommation de courant durant l'opération. Un fonctionnement dynamique ou un fonctionnement en arrière-plan tel qu'un effacement en arrière-plan permet également l'exécution d'autres opérations telles que la lecture, la programmation ou l'effacement pendant que les cellules mémoires sélectionnées sont sollicitées. Cette invention améliore la vitesse opérationnelle d'un circuit intégré faisant appel à un fonctionnement dynamique comparativement à un fonctionnement continu. Dans un mode de réalisation concernant l'effacement en arrière-plan, les portes d'effacement sont chargées en tension d'effacement au moyen d'une pompe de charge (204, 208). Cette pompe est ensuite mise à l'arrêt (212), les portes d'effacement restant en tension d'effacement dynamique (216). La tension d'effacement aux portes d'effacement est contrôlée et régénérée périodiquement selon les besoins, jusqu'à ce que les cellules mémoires sont complètement effacées (224). Alors que la pompe de charge est à l'arrêt et que la tension d'effacement est maintenue de manière dynamique aux dates d'effacement, d'autres opérations, éventuellement sur d'autres cellules mémoires, peuvent être réalisées (220).