Procesando

Espere un momento...

Configuración

Configuración

1. GB2537484 - Read level grouping for increased flash performance

Oficina Reino Unido
Número de solicitud 201604222
Fecha de la solicitud 11.03.2016
N.º de publicación 2537484
Fecha de publicación 19.10.2016
Tipo de publicación B
CIP
G FISICA
11
REGISTRO DE LA INFORMACION
C
MEMORIAS ESTATICAS
16
Memorias de sólo lectura programables y borrables
02
programables eléctricamente
04
utilizando transistores de umbral variable, p. ej. FAMOS
G FISICA
06
COMPUTO; CALCULO; CONTEO
F
TRATAMIENTO DE DATOS DIGITALES ELECTRICOS
11
Detección de errores; Corrección de errores; Monitorización del funcionamiento
07
Respuesta ante la aparición de un defecto, p. ej. tolerancia ante fallos
G FISICA
06
COMPUTO; CALCULO; CONTEO
F
TRATAMIENTO DE DATOS DIGITALES ELECTRICOS
11
Detección de errores; Corrección de errores; Monitorización del funcionamiento
07
Respuesta ante la aparición de un defecto, p. ej. tolerancia ante fallos
08
Detección o corrección de errores por introducción de redundancia en la representación de los datos, p. ej. utilizando códigos de control
10
añadiendo cifras binarias o símbolos especiales a los datos expresados según un código, p. ej. control de paridad, exclusión de los 9 o de los 11
G FISICA
11
REGISTRO DE LA INFORMACION
C
MEMORIAS ESTATICAS
8
Disposiciones para seleccionar una dirección en una memoria digital
14
Organización de líneas de palabras; Disposición de líneas de palabras
G FISICA
11
REGISTRO DE LA INFORMACION
C
MEMORIAS ESTATICAS
11
Memorias digitales caracterizadas por la utilización de elementos de almacenamiento eléctricos o magnéticos particulares; Elementos de almacenamiento correspondientes
56
utilizando elementos de almacenamiento que tienen más de dos estados estables representados por escalones, p. ej. de tensión, de corriente, de fase, de frecuencia
G FISICA
11
REGISTRO DE LA INFORMACION
C
MEMORIAS ESTATICAS
16
Memorias de sólo lectura programables y borrables
02
programables eléctricamente
06
Circuitos auxiliares, p. ej. para escritura en la memoria
26
Circuitos de detección o de lectura; Circuitos de salida de datos
G FISICA
11
REGISTRO DE LA INFORMACION
C
MEMORIAS ESTATICAS
16
Memorias de sólo lectura programables y borrables
02
programables eléctricamente
06
Circuitos auxiliares, p. ej. para escritura en la memoria
34
Determinación del estado de programación, p.ej. tensión umbral, sobreprogramación o subprogramación, retención
G FISICA
11
REGISTRO DE LA INFORMACION
C
MEMORIAS ESTATICAS
27
Memorias analógicas eléctricas, p. ej. para almacenar valores instantáneos
02
Medios de muestreo y de memorización
G11C 16/04
G06F 11/07
G06F 11/10
G11C 8/14
G11C 11/56
G11C 16/26
CPC
G11C 16/26
G11C 16/3427
G11C 8/12
G11C 8/14
G11C 16/08
G11C 16/34
Solicitantes HGST NETHERLANDS BV
Inventores SEYHAN KARAKULAK
ANTHONY DWAYNE WEATHERS
RICHARD DAVID BARNDT
Datos de prioridad 201514664768 20.03.2015 US
Título
(EN) Read level grouping for increased flash performance
Resumen
(EN)
A computer implemented method 1400 (and a data storage system such as a Solid State Disc (SSD) consisting of a plurality of Multi-Level Cell (MLC) NAND FLASH memory devices, and a controller coupled to the flash memory) the method comprising of reading a first sample of wordlines in a particular block of memory 1402, each associated with a wordline identifier (or address), and to be read multiple times at different read level voltages to produce an associated error count, and generating a read table of error counts 1402 to store an error count for each combination of wordline and respective read level voltage used to read the wordlines. A plurality of wordline groups 1404 are generated based on the table of error counts, with each group associating a different read level offset voltage (bias voltage) with a plurality of wordline addresses. The storage device is configured to read memory cells using a read level offset voltage of a generated offset wordline group associated with a wordline address of the memory cells to be read 1406. After a predetermined point in a life cycle of a respective memory block, the table is regenerated and plurality of offset wordline groups are regenerated based the regenerated table of error counts 1408, 1410. A plurality of wordline groups may be based on the wordline identifiers (or addresses) used to index the table of error counts, the groups, for the purpose of reading, associating a different read level with a plurality of wordlines. The wordline groups may be based on an initial division of wordlines corresponding to the wordline identifiers each group comprising of a consecutively grouped portion of the corresponding wordlines pairs with a corresponding read level voltage, whilst the pairing are selected for an overall lowest possible error count. The table of error counts may be regenerated after a certain point in a life cycle of a memory block, using a second sample of wordlines, and based on for example reaching a pre-set number of program/erase cycles 1410. Using log likelihood LLR methodology, the regeneration of error count tables may include generating a plurality of reliability values (both negative and positive) and identifying a calibrated voltage corresponding to the zero crossing point for the second sample of wordlines.

Other related publications