Procesando

Espere un momento...

Configuración

Configuración

Ir a una solicitud

1. WO2020104922 - SISTEMA DE SEGURIDAD CONTRA ATAQUES POR MARTILLEO DE FILAS; MEMORIA; MÉTODOS

N.º de publicación WO/2020/104922
Fecha de publicación 28.05.2020
Nº de la solicitud internacional PCT/IB2019/059898
Fecha de presentación internacional 18.11.2019
CIP
G11C 11/406 2006.01
GFISICA
11REGISTRO DE LA INFORMACION
CMEMORIAS ESTATICAS
11Memorias digitales caracterizadas por la utilización de elementos de almacenamiento eléctricos o magnéticos particulares; Elementos de almacenamiento correspondientes
21que utilizan elementos eléctricos
34que utilizan dispositivos de semiconductores
40que utilizan transistores
401formando celdas que necesiten un refresco o una regeneración de la carga, es decir celdas dinámicas
406Organización o control de los ciclos de de refresco o de regeneración de la carga
G11C 29/52 2006.01
GFISICA
11REGISTRO DE LA INFORMACION
CMEMORIAS ESTATICAS
29Verificación del funcionamiento correcto de memorias; Ensayo de memorias durante su funcionamiento fuera de línea (offline")o en espera ("standby")
52Protección de los contenidos de la memoria; Detección de errores en los contenidos de la memoria
CPC
G11C 11/40
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
21using electric elements
34using semiconductor devices
40using transistors
G11C 11/401
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
21using electric elements
34using semiconductor devices
40using transistors
401forming cells needing refreshing or charge regeneration, i.e. dynamic cells
G11C 11/406
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
21using electric elements
34using semiconductor devices
40using transistors
401forming cells needing refreshing or charge regeneration, i.e. dynamic cells
406Management or control of the refreshing or charge-regeneration cycles
G11C 29/52
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
29Checking stores for correct operation ; ; Subsequent repair; Testing stores during standby or offline operation
52Protection of memory contents; Detection of errors in memory contents
H01L 27/108
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
04the substrate being a semiconductor body
10including a plurality of individual components in a repetitive configuration
105including field-effect components
108Dynamic random access memory structures
Solicitantes
  • UNIVERSIDAD INDUSTRIAL DE SANTANDER [CO]/[CO]
Inventores
  • AMAYA BELTRÁN, Andrés Felipe
  • GÓMEZ, Héctor
  • ROA FUENTES, Élkim Felipe
Mandatarios
  • RODRIGUEZ MORALES, Jhon Alejandro
Datos de prioridad
NC2018/001265723.11.2018CO
Idioma de publicación Español (ES)
Idioma de solicitud Español (ES)
Estados designados
Título
(EN) SECURITY SYSTEM FOR PROTECTION AGAINST ROW HAMMERING ATTACKS, MEMORY AND METHODS
(ES) SISTEMA DE SEGURIDAD CONTRA ATAQUES POR MARTILLEO DE FILAS; MEMORIA; MÉTODOS
(FR) SYSTÈME DE SÉCURITÉ CONTRE LES ATTAQUES PAR MARTELAGE DE FILES; MÉMOIRE; MÉTHODES
Resumen
(EN)
The invention relates to a security system for protection against row hammering attacks, which monitors adjacent rows in order to generate alerts which determine mitigation actions that can be applied to any dynamic random-access memory. In one of the modes, the size of the monitoring cells is the same as that of the storage cells, wherein the monitoring cells emulate an effect of double the capacitance, making the monitoring cell less susceptible to leakage currents. In another mode, the size of the monitoring cell is different from that of the storage cell, which will make said cell more susceptible to the leakage currents and will permit an early detection of the row hammering attack, so that the controller of the random-access memory can carry out the relevant actions, such as refreshing the memory.
(ES)
La invención se refiere a un sistema de seguridad contra ataques por martilleo de filas que monitorea filas adyacentes para generar alertas que determinan acciones de mitigación aplicable a cualquier memoria dinámica de acceso aleatorio. En una de las modalidades el tamaño de las celdas de monitoreo es el mismo que de las celdas de almacenamiento, en donde las celdas de monitoreo emulan un efecto del doble de la capacitancia, haciendo a la celda de monitoreo menos susceptible a corrientes de fuga. En otra modalidad, el tamaño de la celda de monitoreo es distinto al de la celda de almacenamiento, lo que hará a dicha celda más susceptible ante las corrientes de fuga y permitirá una detección temprana del ataque de martilleo por filas, para que el controlador de la memoria de acceso aleatorio tome las acciones pertinentes, como el refresco de la memoria.
(FR)
La présente invention se rapporte à un système de sécurité contre des attaques par martelage de files qui surveille des files adjacentes pour générer des alertes qui déterminent des actions d'atténuation applicables à chaque mémoire dynamique à accès aléatoire. Dans une des modalités, la taille des cellules de surveillance est la même que celle des cellules de stockage, lesquelles cellules de surveillance émulent un effet du double de la capacitance, rendant la cellule de surveillance moins sensible aux courants de fuite. Dans une autre modalité, la taille de la cellule de surveillance est distincte de celle de la cellule de stockage, ce qui rendra ladite cellule moins sensible en cas de courant de fuite et permettra une détection précoce de l'attaque de martelage de files, pour que le contrôleur de la mémoire à accès aléatoire prenne la décision des actions pertinentes, comme le rafraichissement de la mémoire.
Datos bibliográficos más recientes de la Oficina Internacional