Parte del contenido de esta aplicación no está disponible en este momento.
Si esta situación persiste, contáctenos aComentarios y contacto
1. (WO2018235843) SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND WAFER-ATTACHED STRUCTURE
Datos bibliográficos más recientes de la Oficina Internacional    Formular observación
Nº de publicación: WO/2018/235843 Nº de la solicitud internacional: PCT/JP2018/023373
Fecha de publicación: 27.12.2018 Fecha de presentación de la solicitud internacional: 19.06.2018
CIP:
H01L 21/304 (2006.01) ,B23K 26/53 (2014.01) ,B28D 5/04 (2006.01) ,H01L 21/02 (2006.01) ,H01L 21/683 (2006.01)
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
21
Procedimientos o aparatos especialmente adaptados para la fabricación o el tratamiento de dispositivos semiconductores o de dispositivos de estado sólido, o bien de sus partes constitutivas
02
Fabricación o tratamiento de dispositivos semiconductores o de sus partes constitutivas
04
los dispositivos presentan al menos una barrera de potencial o una barrera de superficie, p. ej. una unión PN, una región de empobrecimiento, o una región de concentración de portadores de cargas
18
los dispositivos tienen cuerpos semiconductores que incluyen elementos del cuarto grupo de la Tabla Periódica, o de compuestos AIIIBVcon o sin impurezas, p. ej. materiales de dopado
30
Tratamiento de cuerpos semiconductores utilizando procesos o aparatos no cubiertos por los gruposH01L21/20-H01L21/26204
302
para cambiar las características físicas de sus superficies o para cambiar su forma, p. ej. grabado, pulido, recortado
304
Tratamiento mecánico, p. ej. trituración, pulido, corte
[IPC code unknown for B23K 26/53]
B TECNICAS INDUSTRIALES DIVERSAS; TRANSPORTES
28
TRABAJO DEL CEMENTO, DE LA ARCILLA O LA PIEDRA
D
TRABAJO DE LA PIEDRA O DE MATERIALES SIMILARES A LA PIEDRA
5
Trabajo mecánico de las piedras finas, piedras preciosas, cristales, p. ej. de materiales para semiconductores; Aparatos o dispositivos a este efecto
04
por herramientas que no sean rotativas, p. ej. por herramientas animadas de movimiento alternativo
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
21
Procedimientos o aparatos especialmente adaptados para la fabricación o el tratamiento de dispositivos semiconductores o de dispositivos de estado sólido, o bien de sus partes constitutivas
02
Fabricación o tratamiento de dispositivos semiconductores o de sus partes constitutivas
H ELECTRICIDAD
01
ELEMENTOS ELECTRICOS BASICOS
L
DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR
21
Procedimientos o aparatos especialmente adaptados para la fabricación o el tratamiento de dispositivos semiconductores o de dispositivos de estado sólido, o bien de sus partes constitutivas
67
Aparatos especialmente adaptados para el manejo de dispositivos semiconductores o eléctricos de estado sólido durante su fabricación o tratamiento; Aparatos especialmente adaptados para el manejo de obleas durante la fabricación o tratamiento de dispositivos o componentes semiconductores o eléctricos de estado sólido
683
para sostener o sujetar
Solicitantes:
ローム株式会社 ROHM CO., LTD. [JP/JP]; 京都府京都市右京区西院溝崎町２１番地 21, Saiin Mizosaki-cho, Ukyo-ku, Kyoto-shi, Kyoto 6158585, JP
Personas inventoras:
明田　正俊 AKETA, Masatoshi; JP
富士　和則 FUJI, Kazunori; JP
Mandataria/o:
特許業務法人あい特許事務所 AI ASSOCIATION OF PATENT AND TRADEMARK ATTORNEYS; 大阪府大阪市中央区南本町二丁目６番１２号　サンマリオンＮＢＦタワー２１階 Sun Mullion NBF Tower, 21st Floor, 6-12, Minamihommachi 2-chome, Chuo-ku, Osaka-shi, Osaka 5410054, JP
Datos de prioridad:
2017-11970419.06.2017JP
Título (EN) SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND WAFER-ATTACHED STRUCTURE
(FR) PROCÉDÉ DE FABRICATION D'UN DISPOSITIF À SEMI-CONDUCTEURS ET STRUCTURE FIXÉE À UNE TRANCHE
(JA) 半導体装置の製造方法およびウエハ貼着構造体
Resumen:
(EN) A semiconductor device manufacturing method comprises: a step of preparing a semiconductor wafer source including a first major surface on one side, a second major surface on another side, and a side wall connecting the first major surface and the second major surface; an element forming step of setting a plurality of element forming regions on the first major surface of the semiconductor wafer source, and fabricating semiconductor elements respectively in the plurality of element forming regions; and a wafer source separating step of cutting, after the element forming step, the semiconductor wafer source from a midway portion in the thickness direction of the semiconductor wafer source along a horizontal direction parallel with the first major surface, and thereby separating the semiconductor wafer source into an element-formed wafer and an element-unformed wafer.
(FR) La présente invention concerne un procédé de fabrication d'un dispositif à semi-conducteurs, comprenant : une étape de préparation d'une source de semi-conducteur étagé présentant une première surface principale d'un côté, une seconde surface principale d'un autre côté, et une paroi latérale reliant les première et seconde surfaces principales ; une étape de formation d'éléments consistant à délimiter une pluralité de zones de formation d'éléments sur la première surface principale de la source de semi-conducteur étagé, et à fabriquer des éléments semi-conducteurs respectivement dans la pluralité de zones de formation d'éléments ; et une étape de séparation de source de semi-conducteur étagé consistant à découper, après l'étape de formation d'éléments, la source de semi-conducteur étagé depuis une partie centrale dans le sens de l'épaisseur de la source de semi-conducteur étagé le long d'une direction horizontale parallèle à la première surface principale, et ainsi à diviser la source de semi-conducteur étagé en une tranche formée d'éléments et une tranche non formée d'éléments.
(JA) 半導体装置の製造方法は、一方側の第１主面、他方側の第２主面、ならびに、前記第１主面および前記第２主面を接続する側壁を含む半導体ウエハ源を用意する工程と、前記半導体ウエハ源の前記第１主面に複数の素子形成領域を設定し、前記複数の素子形成領域に半導体素子をそれぞれ作り込む素子形成工程と、前記素子形成工程の後、前記半導体ウエハ源の厚さ方向途中部から前記第１主面に平行な水平方向に沿って前記半導体ウエハ源を切断することにより、前記半導体ウエハ源を素子形成ウエハおよび素子未形成ウエハに分離するウエハ源分離工程と、を含む。
 front page image
Estados designados: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Oficina Eurasiática de Patentes (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Oficina Europea de Patentes (OEP) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organización Africana de la Propiedad Intelectual (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Idioma de publicación: Japonés (JA)
Idioma de la solicitud: Japonés (JA)