此应用程序的某些内容目前无法使用。
如果这种情况持续存在,请联系我们反馈与联系
1. (US20150340482) High electron mobility semiconductor device and method therefor

专利局 : 美国
申请号: 14814106 申请日: 30.07.2015
公布号: 20150340482 公布日: 26.11.2015
授权号: 09502550 授权日: 22.11.2016
公布类型: B2
国际专利分类:
H01L 29/00
H01L 29/778
H01L 29/06
H01L 29/423
H01L 27/12
H01L 27/088
H01L 27/06
H01L 29/78
H01L 21/84
H01L 29/66
H01L 29/40
H01L 29/04
H01L 29/20
H01L 29/205
H01L 29/417
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
29
专门适用于整流、放大、振荡或切换,并具有至少一个电位跃变势垒或表面势垒的半导体器件;具有至少一个电位跃变势垒或表面势垒,例如PN结耗尽层或载流子集结层的电容器或电阻器;半导体本体或其电极的零部件
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
29
专门适用于整流、放大、振荡或切换,并具有至少一个电位跃变势垒或表面势垒的半导体器件;具有至少一个电位跃变势垒或表面势垒,例如PN结耗尽层或载流子集结层的电容器或电阻器;半导体本体或其电极的零部件
66
按半导体器件的类型区分的
68
只能通过对一个不通有待整流、放大或切换的电流的电极供给电流或施加电位方可进行控制的
76
单极器件
772
场效应晶体管
778
带有二维载流子气沟道的,如HEMT
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
29
专门适用于整流、放大、振荡或切换,并具有至少一个电位跃变势垒或表面势垒的半导体器件;具有至少一个电位跃变势垒或表面势垒,例如PN结耗尽层或载流子集结层的电容器或电阻器;半导体本体或其电极的零部件
02
按其半导体本体的特征区分的
06
按其形状区分的;按各半导体区域的形状、相对尺寸或配置区分的
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
29
专门适用于整流、放大、振荡或切换,并具有至少一个电位跃变势垒或表面势垒的半导体器件;具有至少一个电位跃变势垒或表面势垒,例如PN结耗尽层或载流子集结层的电容器或电阻器;半导体本体或其电极的零部件
40
按其电极特征区分的
41
以其形状、相对尺寸或位置为特征的
423
不通有待整流、放大或切换电流的
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
27
由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
02
包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
12
其衬底为非半导体的,例如为绝缘体的
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
27
由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
02
包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
04
其衬底为半导体的
08
只包括有一种半导体组件的
085
只包含场效应的组件
088
有绝缘栅场效应晶体管的组件
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
27
由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
02
包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
04
其衬底为半导体的
06
在非重复结构中包括有多个单个组件的
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
29
专门适用于整流、放大、振荡或切换,并具有至少一个电位跃变势垒或表面势垒的半导体器件;具有至少一个电位跃变势垒或表面势垒,例如PN结耗尽层或载流子集结层的电容器或电阻器;半导体本体或其电极的零部件
66
按半导体器件的类型区分的
68
只能通过对一个不通有待整流、放大或切换的电流的电极供给电流或施加电位方可进行控制的
76
单极器件
772
场效应晶体管
78
由绝缘栅产生场效应的
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
21
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
77
在公共衬底中或上面形成的由许多固态元件或集成电路组成的器件的制造或处理
78
把衬底连续地分成多个独立的器件
82
制造器件,例如每一个由许多元件组成的集成电路
84
衬底不是半导体的,例如绝缘体
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
29
专门适用于整流、放大、振荡或切换,并具有至少一个电位跃变势垒或表面势垒的半导体器件;具有至少一个电位跃变势垒或表面势垒,例如PN结耗尽层或载流子集结层的电容器或电阻器;半导体本体或其电极的零部件
66
按半导体器件的类型区分的
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
29
专门适用于整流、放大、振荡或切换,并具有至少一个电位跃变势垒或表面势垒的半导体器件;具有至少一个电位跃变势垒或表面势垒,例如PN结耗尽层或载流子集结层的电容器或电阻器;半导体本体或其电极的零部件
40
按其电极特征区分的
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
29
专门适用于整流、放大、振荡或切换,并具有至少一个电位跃变势垒或表面势垒的半导体器件;具有至少一个电位跃变势垒或表面势垒,例如PN结耗尽层或载流子集结层的电容器或电阻器;半导体本体或其电极的零部件
02
按其半导体本体的特征区分的
04
按其晶体结构区分的,例如多晶的、立方体的或晶面特殊取向的
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
29
专门适用于整流、放大、振荡或切换,并具有至少一个电位跃变势垒或表面势垒的半导体器件;具有至少一个电位跃变势垒或表面势垒,例如PN结耗尽层或载流子集结层的电容器或电阻器;半导体本体或其电极的零部件
02
按其半导体本体的特征区分的
12
按其构成材料的特征区分的
20
除掺杂材料或其他杂质外,只包括AⅢBⅤ化合物的
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
29
专门适用于整流、放大、振荡或切换,并具有至少一个电位跃变势垒或表面势垒的半导体器件;具有至少一个电位跃变势垒或表面势垒,例如PN结耗尽层或载流子集结层的电容器或电阻器;半导体本体或其电极的零部件
02
按其半导体本体的特征区分的
12
按其构成材料的特征区分的
20
除掺杂材料或其他杂质外,只包括AⅢBⅤ化合物的
201
包括两种或更多种化合物的
205
在不同半导体区域中的
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
29
专门适用于整流、放大、振荡或切换,并具有至少一个电位跃变势垒或表面势垒的半导体器件;具有至少一个电位跃变势垒或表面势垒,例如PN结耗尽层或载流子集结层的电容器或电阻器;半导体本体或其电极的零部件
40
按其电极特征区分的
41
以其形状、相对尺寸或位置为特征的
417
通有待整流、放大或切换电流的
申请人: SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC
发明人: Balaji Padmanabhan
John Michael Parsey, Jr.
Ali Salih
Prasad Venkatraman
代理人: Kevin B. Jackson
优先权数据:
标题: (EN) High electron mobility semiconductor device and method therefor
摘要: front page image
(EN)

In one embodiment, Group III-nitride materials are used to form a semiconductor device. A fin structure is formed in the Group III-nitride material, and a gate structure, source electrodes and drain electrodes are formed in spaced relationship to the fin structure. The fin structure provides both polar and semi-polar 2DEG regions. In one embodiment, the gate structure is configured to control current flow in the polar 2DEG region. Shield conductor layers are included above the gate structure and in spaced relationship with drain regions of the semiconductor device.