此应用程序的某些内容目前无法使用。
如果这种情况持续存在,请联系我们反馈与联系
1. (JP2010040645) THIN FILM FIELD EFFECT TRANSISTOR MANUFACTURING METHOD AND THIN FILM FIELD EFFECT TRANSISTOR MANUFACTURED BY MANUFACTURING METHOD

专利局 : 日本
申请号: 2008199671 申请日: 01.08.2008
公布号: 2010040645 公布日: 18.02.2010
公布类型: A
国际专利分类:
H01L 21/336
H01L 29/786
C01G 15/00
C23C 14/34
H01L 21/316
H01L 21/363
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
21
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
02
半导体器件或其部件的制造或处理
04
至少具有一个跃变势垒或表面势垒的器件,例如PN结、耗尽层、载体集结层
18
器件有由周期表第Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体,如掺杂材料
334
制造单极型器件的台阶式工艺
335
场效应晶体管
336
带有绝缘栅的
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
29
专门适用于整流、放大、振荡或切换,并具有至少一个电位跃变势垒或表面势垒的半导体器件;具有至少一个电位跃变势垒或表面势垒,例如PN结耗尽层或载流子集结层的电容器或电阻器;半导体本体或其电极的零部件
66
按半导体器件的类型区分的
68
只能通过对一个不通有待整流、放大或切换的电流的电极供给电流或施加电位方可进行控制的
76
单极器件
772
场效应晶体管
78
由绝缘栅产生场效应的
786
薄膜晶体管
C 化学;冶金
01
、C07、C08 无机、有机或有机高分子化合物;其制备或分离的方法
G
含有不包含在C01D或C01F小类中之金属的化合物
15
镓、铟或铊的化合物
C 化学;冶金
23
对金属材料的镀覆;用金属材料对材料的镀覆;表面化学处理;金属材料的扩散处理;真空蒸发法、溅射法、离子注入法或化学气相沉积法的一般镀覆;金属材料腐蚀或积垢的一般抑制
C
金属材料的表面处理
14
通过覆层形成材料的真空蒸发、溅射或离子注入进行镀覆
22
以镀覆工艺为特征的
34
溅射
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
21
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
02
半导体器件或其部件的制造或处理
04
至少具有一个跃变势垒或表面势垒的器件,例如PN结、耗尽层、载体集结层
18
器件有由周期表第Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体,如掺杂材料
30
用H01L 21/20至H01L 21/26各组不包含的方法或设备处理半导体材料的
31
在半导体材料上形成绝缘层的,例如用于掩膜的或应用光刻技术的;以及这些层的后处理;这些层的材料的选择
314
无机层
316
由氧化物或玻璃状氧化物或以氧化物为基础的玻璃组成的无机层
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
21
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
02
半导体器件或其部件的制造或处理
04
至少具有一个跃变势垒或表面势垒的器件,例如PN结、耗尽层、载体集结层
34
具有H01L 21/06,H01L 21/16及H01L 21/18各组不包含的或有或无杂质,例如掺杂材料的半导体的器件
36
半导体材料在基片上的沉积,例如外延生长
363
应用物理沉积,例如真空沉积、溅射
申请人: FUJIFILM CORP
富士フイルム株式会社
发明人: YAEGASHI HIROYUKI
八重樫 裕之
代理人: 中島 淳
加藤 和詳
西元 勝一
福田 浩志
优先权数据:
标题: (EN) THIN FILM FIELD EFFECT TRANSISTOR MANUFACTURING METHOD AND THIN FILM FIELD EFFECT TRANSISTOR MANUFACTURED BY MANUFACTURING METHOD
(JA) 薄膜電界効果型トランジスタの製造方法及び該製造方法によって製造された薄膜電界効果型トランジスタ
摘要:
(EN) PROBLEM TO BE SOLVED: To provide a thin film field effect transistor manufacturing method using an oxide semiconductor high in ON/OFF ratio and excellent in operational stability.

SOLUTION: The thin film field effect transistor manufacturing method includes steps of forming a gate electrode 2, forming a gate insulating film 3, forming an active layer of the oxide semiconductor, and forming a resistance layer 6 of an oxide semiconductor lower in electric conductivity than that of the active layer in contact with the active layer, the resistance decreasing step of decreasing the resistance of a part of the resistance layer to form at least two low resistance regions at predetermined intervals, a region (not resistance decreased region) sandwiched between the two low resistance regions and not decreased in resistance being formed flat inside the gate electrode, and the step of forming a source electrode and a drain electrode in contact with each of the two low resistance regions.

COPYRIGHT: (C)2010,JPO&INPIT
(JA)

【課題】本発明の目的は、高ON/OFF比を有し、且つ動作安定性に優れた酸化物半導体を用いた薄膜電界効果型トランジスタの製造方法を提供することにある
【解決手段】ゲート電極2を形成する工程、ゲート絶縁膜3を形成する工程、酸化物半導体よりなる活性層を形成する工程、該活性層に接して該活性層より電気伝導度の低い酸化物半導体よりなる抵抗層6を形成する工程、該抵抗層の一部を低抵抗化処理することにより所定の間隔を離して少なくとも2つの低抵抗領域を形成する低抵抗化処理工程であって、該2つの低抵抗領域に挟まれた低抵抗化処理が施されなかった領域(未低抵抗化領域)が、平面上、前記ゲート電極の内側に形成され、及び前記2つの低抵抗領域のそれぞれと接してソース電極及びドレイン電極を形成する工程を有する薄膜電界効果型トランジスタの製造方法。
【選択図】図1