此应用程序的某些内容目前无法使用。
如果这种情况持续存在,请联系我们反馈与联系
1. (WO2019066912) SELF-ALIGNED CONTACTS FOR THIN FILM TRANSISTORS
国际局存档的最新著录项目数据    提交意见

公布号: WO/2019/066912 国际申请号: PCT/US2017/054368
公布日: 04.04.2019 国际申请日: 29.09.2017
国际专利分类:
H01L 29/786 (2006.01)
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
29
专门适用于整流、放大、振荡或切换,并具有至少一个电位跃变势垒或表面势垒的半导体器件;具有至少一个电位跃变势垒或表面势垒,例如PN结耗尽层或载流子集结层的电容器或电阻器;半导体本体或其电极的零部件
66
按半导体器件的类型区分的
68
只能通过对一个不通有待整流、放大或切换的电流的电极供给电流或施加电位方可进行控制的
76
单极器件
772
场效应晶体管
78
由绝缘栅产生场效应的
786
薄膜晶体管
申请人:
LE, Van H. [US/US]; US
SHARMA, Abhishek A. [IN/US]; US
CHU-KUNG, Benjamin [US/US]; US
DEWEY, Gilbert [US/US]; US
PILLARISETTY, Ravi [US/US]; US
RESHOTKO, Miriam R. [US/US]; US
SHIVARAMAN, Shriram [IN/US]; US
TAN, Li Huey [MY/US]; US
TRONIC, Tristan A. [US/US]; US
KAVALIEROS, Jack T. [US/US]; US
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
发明人:
LE, Van H.; US
SHARMA, Abhishek A.; US
CHU-KUNG, Benjamin; US
DEWEY, Gilbert; US
PILLARISETTY, Ravi; US
RESHOTKO, Miriam R.; US
SHIVARAMAN, Shriram; US
TAN, Li Huey; US
TRONIC, Tristan A.; US
KAVALIEROS, Jack T.; US
代理人:
WANG, Yuke; US
PUGH, Joseph A.; US
COFIELD, Michael A.; US
BLANK, Eric S.; US
ROJO, Estiven; US
BRASK, Justin K.; US
AUYEUNG, Al; US
BERNADICOU, Michael A.; US
BLAIR, Steven R.; US
DANSKIN, Timothy A.; US
HALEVA, Aaron S.; US
MAKI, Nathan R.; US
MARLINK, Jeffrey S.; US
MOORE, Michael S.; US
PARKER, Wesley E.; US
RASKIN, Vladimir; US
STRAUSS, Ryan N.; US
YATES, Steven D.; US
SULLIVAN, Stephen G.; US
优先权数据:
标题 (EN) SELF-ALIGNED CONTACTS FOR THIN FILM TRANSISTORS
(FR) CONTACTS AUTO-ALIGNÉS POUR TRANSISTORS À COUCHES MINCES
摘要:
(EN) Embodiments herein describe techniques for a semiconductor device, which may include a substrate, and a U-shaped channel above the substrate. The U-shaped channel may include a channel bottom, a first channel wall and a second channel wall parallel to each other, a source area, and a drain area. A gate dielectric layer may be above the substrate and in contact with the channel bottom. A gate electrode may be above the substrate and in contact with the gate dielectric layer. A source electrode may be coupled to the source area, and a drain electrode may be coupled to the drain area. Other embodiments may be described and/or claimed.
(FR) Des modes de réalisation de la présente invention décrivent des techniques pour un dispositif à semi-conducteur, qui peut comprendre un substrat, et un canal en forme de U au-dessus du substrat. Le canal en forme de U peut comprendre un fond de canal, une première paroi de canal et une seconde paroi de canal parallèles les uns aux autres, une zone de source et une zone de drain. Une couche diélectrique de grille peut être au-dessus du substrat et en contact avec le fond de canal. Une électrode de grille peut être au-dessus du substrat et en contact avec la couche diélectrique de grille. Une électrode de source peut être couplée à la zone de source, et une électrode de drain peut être couplée à la zone de drain. D'autres modes de réalisation peuvent être décrits et/ou revendiqués.
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
非洲地区知识产权组织 (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
欧亚专利局 (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧洲专利局 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
非洲知识产权组织 (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
公布语言: 英语 (EN)
申请语言: 英语 (EN)