此应用程序的某些内容目前无法使用。
如果这种情况持续存在,请联系我们反馈与联系
1. (WO2019066829) DIRECT SELF-ASSEMBLY PROCESS FOR FORMATION OF SELECTOR OR MEMORY LAYERS ON A VERTICAL RRAM MEMORY FOR LEAKAGE CURRENT MINIMIZATION
国际局存档的最新著录项目数据    提交意见

公布号: WO/2019/066829 国际申请号: PCT/US2017/053852
公布日: 04.04.2019 国际申请日: 28.09.2017
国际专利分类:
H01L 45/00 (2006.01)
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
45
无电位跃变势垒或表面势垒的,专门适用于整流、放大、振荡或切换的固态器件,例如介电三极管;奥氏效应器件;专门适用于制造或处理这些器件或其部件的方法或设备
申请人:
LILAK, Aaron D. [US/US]; US
THEOFANIS, Patrick [US/US]; US
KENCKE, David L. [US/US]; US
KOTLYAR, Roza [US/US]; US
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
发明人:
LILAK, Aaron D.; US
THEOFANIS, Patrick; US
KENCKE, David L.; US
KOTLYAR, Roza; US
代理人:
SULLIVAN, Stephen G.; US
BRASK, Justin K.; US
AUYEUNG, Al; US
BERNADICOU, Michael A.; US
BLAIR, Steven R.; US
BLANK, Eric S.; US
COFIELD, Michael A.; US
DANSKIN, Timothy A.; US
HALEVA, Aaron S.; US
MAKI, Nathan R.; US
MARLINK, Jeffrey S.; US
MOORE, Michael S.; US
PARKER, Wesley E.; US
PUGH, Joseph A.; US
RASKIN, Vladimir; US
STRAUSS, Ryan N.; US
WANG, Yuke; US
YATES, Steven D.; US
ROJO, Estiven; US
优先权数据:
标题 (EN) DIRECT SELF-ASSEMBLY PROCESS FOR FORMATION OF SELECTOR OR MEMORY LAYERS ON A VERTICAL RRAM MEMORY FOR LEAKAGE CURRENT MINIMIZATION
(FR) PROCESSUS D'AUTO-ASSEMBLAGE DIRECT POUR LA FORMATION DE COUCHES DE SÉLECTION OU DE MÉMOIRE SUR UNE MÉMOIRE RRAM VERTICALE PERMETTANT DE RÉDUIRE AU MINIMUM UN COURANT DE FUITE
摘要:
(EN) An integrated circuit structure includes a stack of alternating first conductive layers and insulator layers. A plurality of etch pits are through the first conductive layers. A plurality of selectors are in the etch pits adjacent to the first conductive layers. A memory material layer is adjacent to the plurality of selectors in the etch pits, wherein one of the plurality of selectors and the memory material layer is self-aligned and has a hemispherical side facing the corresponding etch pit.
(FR) La présente invention concerne une structure de circuit intégré qui comprend un empilement de premières couches conductrices et de couches isolantes alternées. Une pluralité de dislocations sont formées à travers les premières couches conductrices. Une pluralité de sélecteurs se trouvent dans les dislocations adjacentes aux premières couches conductrices. Une couche de matériau de mémoire est adjacente à la pluralité de sélecteurs dans les dislocations, un sélecteur de la pluralité de sélecteurs et de la couche de matériau de mémoire étant auto-aligné et comportant un côté hémisphérique faisant face à la dislocation correspondante.
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
非洲地区知识产权组织 (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
欧亚专利局 (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧洲专利局 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
非洲知识产权组织 (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
公布语言: 英语 (EN)
申请语言: 英语 (EN)