此应用程序的某些内容目前无法使用。
如果这种情况持续存在,请联系我们反馈与联系
1. (WO2019066798) INSTRUCTIONS FOR VECTOR UNSIGNED MULTIPLICATION AND ACCUMULATION OF UNSIGNED DOUBLEWORDS
国际局存档的最新著录项目数据    提交意见

公布号: WO/2019/066798 国际申请号: PCT/US2017/053650
公布日: 04.04.2019 国际申请日: 27.09.2017
国际专利分类:
G06F 9/30 (2006.01)
G PHYSICS
06
计算;推算;计数
F
电数字数据处理
9
程序控制装置,例如,控制器
06
应用存入的程序的,即应用处理设备的内部存储来接收程序并保持程序的
30
执行机器指令的装置,例如指令译码
申请人:
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, CA 95054, US
发明人:
MADDURI, Venkateswara, R.; US
MURRAY, Carl; IE
OULD-AHMED-VALL, Elmoustapha; US
CHARNEY, Mark, J.; US
VALENTINE, Robert; IL
CORBAL, Jesus; US
代理人:
PARVIN, S., Kameron; US
NICHOLSON, David, F.; US
优先权数据:
标题 (EN) INSTRUCTIONS FOR VECTOR UNSIGNED MULTIPLICATION AND ACCUMULATION OF UNSIGNED DOUBLEWORDS
(FR) INSTRUCTIONS POUR LA MULTIPLICATION ET L'ACCUMULATION NON SIGNÉES DE VECTEURS DE MOTS DOUBLES NON SIGNÉS
摘要:
(EN) Disclosed embodiments relate to executing a vector unsigned multiplication and accumulation instruction. In one example, a processor includes fetch circuitry to fetch a vector unsigned multiplication and accumulation instruction having fields for an opcode, first and second source identifiers, a destination identifier, and an immediate, wherein the identified sources and destination are same-sized registers, decode circuitry to decode the fetched instruction, and execution circuitry to execute the decoded instruction, on each corresponding pair of first and second quadwords of the identified first and second sources, to: generate a sum of products of two doublewords of the first quadword and either two lower words or two upper words of the second quadword, based on the immediate, zero-extend the sum to a quadword-sized sum, and accumulate the quadword-sized sum with a previous value of a destination quadword in a same relative register position as the first and second quadwords.
(FR) Des modes de réalisation de l'invention concernent l'exécution d'une instruction de multiplication et d'accumulation non signée de vecteurs. Dans un exemple, un processeur comprend un ensemble circuit d'extraction pour extraire une instruction de multiplication et d'accumulation non signées de vecteurs ayant des champs pour un code d'opération, des premier et second identifiants de source, un identifiant de destination, et une instruction immédiate, les sources et la destination identifiées étant des registres de taille identique, un ensemble circuit de décodage pour décoder l'instruction extraite, et un ensemble circuit d'exécution pour exécuter l'instruction décodée, sur chaque paire correspondante de premier et second mots quadruples des première et seconde sources identifiées, pour : générer une somme de produits de deux mots doubles du premier mot quadruple et soit deux mots inférieurs, soit deux mots supérieurs du second mot quadruple, sur la base de la somme immédiate, étendre par zéro la somme à une somme de taille de mots quadruples, et accumuler la somme de la taille de mots quadruples avec une valeur précédente d'un mot quadruple de destination dans une même position de registre relative que les premier et second mots quadruples.
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
非洲地区知识产权组织 (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
欧亚专利局 (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧洲专利局 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
非洲知识产权组织 (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
公布语言: 英语 (EN)
申请语言: 英语 (EN)