此应用程序的某些内容目前无法使用。
如果这种情况持续存在,请联系我们反馈与联系
1. (WO2019049980) RECONFIGURATION CIRCUIT
国际局存档的最新著录项目数据    提交意见

公布号: WO/2019/049980 国际申请号: PCT/JP2018/033178
公布日: 14.03.2019 国际申请日: 07.09.2018
国际专利分类:
H03K 19/177 (2006.01) ,G06F 11/16 (2006.01) ,G11C 29/00 (2006.01) ,H01L 21/8239 (2006.01) ,H01L 27/105 (2006.01) ,H01L 45/00 (2006.01) ,H01L 49/00 (2006.01)
H 电学
03
基本电子电路
K
脉冲技术
19
逻辑电路,即,至少有两个输入作用于一个输出的;倒向电路
02
按所用组件的特征进行区分的
173
应用基本逻辑电路作组件的
177
矩阵式排列的
G PHYSICS
06
计算;推算;计数
F
电数字数据处理
11
错误检测;错误校正;监控
07
响应错误的产生,例如,容错
16
在数字计算机内,由冗余码作数据的误差检测或校正
G PHYSICS
11
信息存储
C
静态存储器
29
存储器正确运行的校验;备用或离线操作期间测试存储器
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
21
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
77
在公共衬底中或上面形成的由许多固态元件或集成电路组成的器件的制造或处理
78
把衬底连续地分成多个独立的器件
82
制造器件,例如每一个由许多元件组成的集成电路
822
衬底是采用硅工艺的半导体的
8232
场效应工艺
8234
MIS technology
8239
存储器结构
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
27
由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
02
包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
04
其衬底为半导体的
10
在重复结构中包括有多个独立组件的
105
包含场效应组件的
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
45
无电位跃变势垒或表面势垒的,专门适用于整流、放大、振荡或切换的固态器件,例如介电三极管;奥氏效应器件;专门适用于制造或处理这些器件或其部件的方法或设备
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
49
不包含在H01L 27/00至H01L 47/00和H01L 51/00各组内的并且未包含在任何其他小类的固态器件;专门适用于制造或处理这些器件或其部件的方法或设备
申请人:
日本電気株式会社 NEC CORPORATION [JP/JP]; 東京都港区芝五丁目7番1号 7-1, Shiba 5-chome, Minato-ku, Tokyo 1088001, JP
发明人:
辻 幸秀 TSUJI Yukihide; JP
阪本 利司 SAKAMOTO Toshitsugu; JP
宮村 信 MIYAMURA Makoto; JP
根橋 竜介 NEBASHI Ryusuke; JP
多田 あゆ香 TADA Ayuka; JP
白 旭 BAI Xu; JP
代理人:
下坂 直樹 SHIMOSAKA Naoki; JP
优先权数据:
2017-17418211.09.2017JP
标题 (EN) RECONFIGURATION CIRCUIT
(FR) CIRCUIT DE RECONFIGURATION
(JA) 再構成回路
摘要:
(EN) In order to achieve both high-density implementation of applications in the form a reconfiguration circuit without a redundancy bit and the capability to continuously run applications with redundancy, the present invention is a reconfiguration circuit provided with: a first lookup table composed of a crossbar memory formed in a crossbar switching circuit having a plurality of switch cells including a complementary element and a multiplexer for selecting and outputting at least one of a plurality of signals input from the crossbar memory; a second lookup table composed of a crossbar memory and a multiplexer; and a switch that is connected to an output node of the first lookup table and to an output node of the second lookup table and that switches the output node of the first lookup table and the output node of the second lookup table to an electrically conductive state or a non-conductive state.
(FR) La présente invention a pour objet d'atteindre une mise en œuvre à haute densité d'applications sous la forme d'un circuit de reconfiguration sans bit de redondance ainsi que la capacité d'exécuter en continu des applications avec redondance. Plus particulièrement, l'invention concerne un circuit de reconfiguration comprenant : une première table de consultation composée d'une mémoire à barres croisées formée dans un circuit de commutation à barres croisées ayant une pluralité de cellules de commutation comprenant un élément complémentaire et un multiplexeur pour sélectionner et délivrer en sortie au moins l'un d'une pluralité de signaux entrés à partir de la mémoire à barres croisées ; une seconde table de consultation composée d'une mémoire à barres croisées et d'un multiplexeur ; et un commutateur qui est connecté à un nœud de sortie de la première table de consultation et à un nœud de sortie de la seconde table de consultation et qui commute le nœud de sortie de la première table de consultation et le nœud de sortie de la seconde table de consultation vers un état conducteur ou un état non conducteur.
(JA) 冗長ビットを持たない再構成回路としてアプリケーションを高密度に実装することと、冗長性を持たせて継続的なアプリケーション動作を可能とすることを両立するために、相補型素子を含む複数のスイッチセルを有するクロスバースイッチ回路に構成されるクロスバーメモリと、クロスバーメモリから入力される複数の信号のうち少なくとも一つを選択して出力するマルチプレクサとによって構成される第1のルックアップテーブルと、クロスバーメモリとマルチプレクサとによって構成される第2のルックアップテーブルと、第1のルックアップテーブルの出力ノードと、第2のルックアップテーブルの出力ノードとに接続され、第1のルックアップテーブルの出力ノードと第2のルックアップテーブルの出力ノードとを電気的に導通もしくは非導通の状態に切り替えるスイッチとを備える再構成回路とする。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
非洲地区知识产权组织 (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
欧亚专利局 (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧洲专利局 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
非洲知识产权组织 (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
公布语言: 日语 (JA)
申请语言: 日语 (JA)