此应用程序的某些内容目前无法使用。
如果这种情况持续存在,请联系我们反馈与联系
1. (WO2019044209) SEMICONDUCTOR DEVICE AND ELECTRONIC DEVICE
国际局存档的最新著录项目数据    提交意见

公布号: WO/2019/044209 国际申请号: PCT/JP2018/026529
公布日: 07.03.2019 国际申请日: 13.07.2018
国际专利分类:
H01L 21/329 (2006.01) ,H01L 21/02 (2006.01) ,H01L 21/822 (2006.01) ,H01L 27/04 (2006.01) ,H01L 27/06 (2006.01) ,H01L 27/146 (2006.01) ,H01L 29/861 (2006.01) ,H01L 29/868 (2006.01) ,H01L 29/87 (2006.01)
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
21
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
02
半导体器件或其部件的制造或处理
04
至少具有一个跃变势垒或表面势垒的器件,例如PN结、耗尽层、载体集结层
18
器件有由周期表第Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体,如掺杂材料
328
制造双极型器件,例如二极管、晶体管、晶闸管的台阶式工艺
329
包括1个或两个电极的器件,例如二极管
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
21
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
02
半导体器件或其部件的制造或处理
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
21
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
77
在公共衬底中或上面形成的由许多固态元件或集成电路组成的器件的制造或处理
78
把衬底连续地分成多个独立的器件
82
制造器件,例如每一个由许多元件组成的集成电路
822
衬底是采用硅工艺的半导体的
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
27
由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
02
包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
04
其衬底为半导体的
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
27
由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
02
包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
04
其衬底为半导体的
06
在非重复结构中包括有多个单个组件的
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
27
由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
14
包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
144
由辐射控制的器件
146
图像结构
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
29
专门适用于整流、放大、振荡或切换,并具有至少一个电位跃变势垒或表面势垒的半导体器件;具有至少一个电位跃变势垒或表面势垒,例如PN结耗尽层或载流子集结层的电容器或电阻器;半导体本体或其电极的零部件
66
按半导体器件的类型区分的
86
只能通过对一个或多个通有待整流,放大、振荡或切换的电流的电极供给电流的变化或施加电位的变化方可进行控制的
861
二极管
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29
Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having at least one potential-jump barrier or surface barrier; Capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof
66
Types of semiconductor device
86
controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated, or switched
861
Diodes
868
PIN diodes
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
29
专门适用于整流、放大、振荡或切换,并具有至少一个电位跃变势垒或表面势垒的半导体器件;具有至少一个电位跃变势垒或表面势垒,例如PN结耗尽层或载流子集结层的电容器或电阻器;半导体本体或其电极的零部件
66
按半导体器件的类型区分的
86
只能通过对一个或多个通有待整流,放大、振荡或切换的电流的电极供给电流的变化或施加电位的变化方可进行控制的
861
二极管
87
晶体闸流二极管,如肖克莱二极管、穿通二极管
申请人:
ソニーセミコンダクタソリューションズ株式会社 SONY SEMICONDUCTOR SOLUTIONS CORPORATION [JP/JP]; 神奈川県厚木市旭町四丁目14番1号 4-14-1, Asahi-cho, Atsugi-shi, Kanagawa 2430014, JP
发明人:
岡野 仁志 OKANO, Hitoshi; JP
代理人:
亀谷 美明 KAMEYA, Yoshiaki; JP
金本 哲男 KANEMOTO, Tetsuo; JP
萩原 康司 HAGIWARA, Yasushi; JP
优先权数据:
2017-16561930.08.2017JP
标题 (EN) SEMICONDUCTOR DEVICE AND ELECTRONIC DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET DISPOSITIF ÉLECTRONIQUE
(JA) 半導体装置及び電子機器
摘要:
(EN) [Problem] To provide a semiconductor device which is capable of withstanding a higher voltage with more efficient area occupation. [Solution] A semiconductor device which is provided with: a first conductivity type layer into which an impurity of a first conductivity type is introduced; a second conductivity type layer into which an impurity of a second conductivity type is introduced, said impurity of a second conductivity type having a polarity that is different from the polarity of the impurity of a first conductivity type; and an intermediate layer which is sandwiched between the first conductivity type layer and the second conductivity type layer, and which does not contain the impurity of a first conductivity type or the impurity of a second conductivity type, or alternatively has a concentration of the impurity of a first conductivity type or the impurity of a second conductivity type lower than the concentration of the impurity of the first conductivity type layer or the second conductivity type layer. This semiconductor device is configured such that the first conductivity type layer, the intermediate layer and the second conductivity type layer are laminated within a semiconductor substrate in the thickness direction of the semiconductor substrate.
(FR) Le problème décrit par la présente invention est de fournir un dispositif à semi-conducteur qui est capable de supporter une tension plus élevée avec une occupation de zone plus efficace. La solution selon l'invention concerne un dispositif à semi-conducteur qui comprend : une couche de premier type de conductivité dans laquelle une impureté d'un premier type de conductivité est introduite; une couche de second type de conductivité dans laquelle une impureté d'un second type de conductivité est introduite, ladite impureté d'un second type de conductivité ayant une polarité qui est différente de la polarité de l'impureté d'un premier type de conductivité; et une couche intermédiaire qui est prise en sandwich entre la couche de premier type de conductivité et la couche de second type de conductivité, et qui ne contient pas l'impureté d'un premier type de conductivité ou l'impureté d'un second type de conductivité, ou en variante présente une concentration de l'impureté d'un premier type de conductivité ou de l'impureté d'un second type de conductivité inférieure à la concentration de l'impureté de la couche de premier type de conductivité ou de la couche de second type de conductivité. Ce dispositif à semi-conducteur est configuré de telle sorte que la couche de premier type de conductivité, la couche intermédiaire et la couche de second type de conductivité sont stratifiées à l'intérieur d'un substrat semi-conducteur dans la direction de l'épaisseur du substrat semi-conducteur.
(JA) 【課題】より効率的な占有面積で、より高電圧に耐えられる半導体装置を提供する。 【解決手段】第1導電型不純物が導入された第1導電型層と、前記第1導電型不純物と極性が異なる第2導電型不純物が導入された第2導電型層と、前記第1導電型層及び前記第2導電型層に挟持され、前記第1導電型不純物又は前記第2導電型不純物を含まない、又は前記第1導電型不純物又は前記第2導電型不純物の濃度が前記第1導電型層及び第2導電型層よりも低い中間層と、を備え、前記第1導電型層、前記中間層及び前記第2導電型層は、半導体基板の内部に前記半導体基板の厚み方向に積層されて設けられる、半導体装置。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
非洲地区知识产权组织 (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
欧亚专利局 (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧洲专利局 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
非洲知识产权组织 (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
公布语言: 日语 (JA)
申请语言: 日语 (JA)