此应用程序的某些内容目前无法使用。
如果这种情况持续存在,请联系我们反馈与联系
1. (WO2019043478) PROTECTION OF LOW TEMPERATURE ISOLATION FILL
国际局存档的最新著录项目数据提交意见

公布号: WO/2019/043478 国际申请号: PCT/IB2018/055863
公布日: 07.03.2019 国际申请日: 03.08.2018
国际专利分类:
H01L 29/06 (2006.01)
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
29
专门适用于整流、放大、振荡或切换,并具有至少一个电位跃变势垒或表面势垒的半导体器件;具有至少一个电位跃变势垒或表面势垒,例如PN结耗尽层或载流子集结层的电容器或电阻器;半导体本体或其电极的零部件
02
按其半导体本体的特征区分的
06
按其形状区分的;按各半导体区域的形状、相对尺寸或配置区分的
申请人:
INTERNATIONAL BUSINESS MACHINES CORPORATION [US/US]; New Orchard Road Armonk, New York 10504, US
IBM UNITED KINGDOM LIMITED [GB/GB]; PO Box 41, North Harbour Portsmouth Hampshire PO6 3AU, GB (MG)
IBM (CHINA) INVESTMENT COMPANY LIMITED [CN/CN]; 25/F, Pangu Plaza No.27, Central North 4th Ring Road, Chaoyang District, Beijing 100101, CN (MG)
发明人:
STRANE, Jay, William; US
SADANA, Devendra; US
BELYANSKY, Michael; US
GUO, Dechao; US
CONTI, Richard; US
代理人:
WILLIAMS, Julian; GB
优先权数据:
15/688,15428.08.2017US
标题 (EN) PROTECTION OF LOW TEMPERATURE ISOLATION FILL
(FR) PROTECTION DE REMPLISSAGE D'ISOLATION À BASSE TEMPÉRATURE
摘要:
(EN) A semiconductor structure includes a plurality of semiconductor fins on an upper surface of a semiconductor substrate. The semiconductor fins spaced apart from one another by a respective trench to define a fin pitch. A multi-layer electrical isolation region is contained in each trench. The multi-layer electrical isolation region includes an oxide layer and a protective layer. The oxide layer includes a first material on an upper surface of the semiconductor substrate. The protective layer includes a second material on an upper surface of the oxide layer. The second material is different than the first material. The first material has a first etch resistance and the second material has a second etch resistance that is greater than the first etch resistance.
(FR) L'invention concerne une structure semi-conductrice comprenant une pluralité d'ailettes semi-conductrices sur une surface supérieure d'un substrat semi-conducteur. Les ailettes semi-conductrices sont espacées les unes des autres par une tranchée respective pour définir un pas d'ailette. Une région d'isolation électrique multicouche est contenue dans chaque tranchée. La région d'isolation électrique multicouche comprend une couche d'oxyde et une couche de protection. La couche d'oxyde comprend un premier matériau sur une surface supérieure du substrat semi-conducteur. La couche de protection comprend un second matériau sur une surface supérieure de la couche d'oxyde. Le second matériau est différent du premier matériau. Le premier matériau présente une première résistance à la gravure et le second matériau présente une seconde résistance à la gravure qui est plus grande que la première résistance à la gravure.
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
非洲地区知识产权组织 (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
欧亚专利局 (EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧洲专利局 (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
非洲知识产权组织 (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
公布语言: 英语 (EN)
申请语言: 英语 (EN)