此应用程序的某些内容目前无法使用。
如果这种情况持续存在,请联系我们反馈与联系
1. (WO2019037997) CARRIER AND COMPONENT WITH A BUFFER LAYER, AND METHOD FOR PRODUCING A COMPONENT
国际局存档的最新著录项目数据提交意见

公布号: WO/2019/037997 国际申请号: PCT/EP2018/069910
公布日: 28.02.2019 国际申请日: 23.07.2018
国际专利分类:
H01L 33/62 (2010.01) ,H01L 33/38 (2010.01)
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
33
至少有一个电位跃变势垒或表面势垒的专门适用于光发射的半导体器件;专门适用于制造或处理这些半导体器件或其部件的方法或设备;这些半导体器件的零部件
48
以半导体封装体为特征的
62
向该半导体导入或自该半导体导出电流的装置,例如引线框架、焊线或焊球
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
33
至少有一个电位跃变势垒或表面势垒的专门适用于光发射的半导体器件;专门适用于制造或处理这些半导体器件或其部件的方法或设备;这些半导体器件的零部件
36
以电极为特征的
38
具有特定形状
申请人:
OSRAM OPTO SEMICONDUCTORS GMBH [DE/DE]; Leibnizstr. 4 93055 Regensburg, DE
发明人:
ALTIERI-WEIMAR, Paola; DE
NEUDECKER, Ingo; DE
ZITZLSPERGER, Michael; DE
GRÖTSCH, Stefan; DE
KOCH, Holger; DE
代理人:
EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHAFT MBH; Schloßschmidstr. 5 80639 München, DE
优先权数据:
10 2017 119 344.824.08.2017DE
标题 (DE) TRÄGER UND BAUTEIL MIT PUFFERSCHICHT SOWIE VERFAHREN ZUR HERSTELLUNG EINES BAUTEILS
(EN) CARRIER AND COMPONENT WITH A BUFFER LAYER, AND METHOD FOR PRODUCING A COMPONENT
(FR) SUPPORT ET COMPOSANT COMPRENANT UNE COUCHE TAMPON ET PROCÉDÉ DE FABRICATION D'UN COMPOSANT
摘要:
(DE) Es wird ein Träger (9) mit einer Pufferschicht (3) oder ein Bauteil (100) insbesondere mit einem solchen Träger angegeben. Der Träger ist metallisch ausgebildet, wobei die Pufferschicht eine Fließspannung aufweist, die mindestens 10 MPa und höchstens 300 MPa ist. Insbesondere weist der Träger einen Grundkörper (90) auf, der bezüglich dessen Materialzusammensetzung derart ausgebildet ist, dass eine Fließspannung des Grundkörpers größer ist als die Fließspannung der Pufferschicht. Das Bauteil weist etwa einen Halbleiterchip (10) mit einem Substrat (1) und einem darauf angeordneten Halbleiterkörper (2) auf, wobei der Träger einen thermischen Ausdehnungskoeffizienten aufweist, der mindestens 1,5-mal so groß ist wie ein thermischer Ausdehnungskoeffizient des Substrats oder des Halbleiterchips. Der Halbleiterchip ist mittels einer Verbindungsschicht (4) auf einer Montagefläche (94) des Trägers derart befestigt ist, dass die Verbindungsschicht zwischen dem Halbleiterchip und der Pufferschicht angeordnet ist. Des Weiteren wird ein Verfahren zur Herstellung eines solchen Bauteils angegeben.
(EN) The invention specifies a carrier (9) with a buffer layer (3) or specifies a component (100), in particular with a carrier of this kind. The carrier is metallic, wherein the buffer layer has a flow stress which is at least 10 MPa and at most 300 MPa. In particular, the carrier has a main body (90) which, in respect of its material composition, is designed in such a way that a flow stress of the main body is greater than the flow stress of the buffer layer. The component has, for example, a semiconductor chip (10) with a substrate (1) and a semiconductor body (2) which is arranged on said substrate, wherein the carrier has a coefficient of thermal expansion which is at least 1.5 times as high as a coefficient of thermal expansion of the substrate or of the semiconductor chip. The semiconductor chip is fastened, by means of a connecting layer (4), on a mounting surface (94) of the carrier in such a way that the connecting layer is arranged between the semiconductor chip and the buffer layer. The invention further specifies a method for producing a component of this kind.
(FR) L'invention concerne un support (9) comprenant une couche tampon (3), ou un composant (100) présentant en particulier un tel support. Le support est constitué de métal, la couche tampon présentant une contrainte d'écoulement qui est comprise entre 10 MPa et 300 MPa. Le support présente en particulier un corps de base (90) dont la composition de matériau est telle qu'une contrainte d'écoulement du corps de base est supérieure à la contrainte d'écoulement de la couche tampon. Le composant présente une puce semi-conductrice (10) pourvue d'un substrat (1) et d'un corps semi-conducteur (2) disposé sur ce substrat, le support présentant un coefficient de dilatation thermique qui équivaut à au moins 1,5 fois le coefficient de dilatation thermique du substrat ou de la puce semi-conductrice. La puce semi-conductrice est fixée au moyen d'une couche de liaison (4) sur une surface de montage (94) du support de telle sorte que la couche de liaison est disposée entre la puce semi-conductrice et la couche tampon. L'invention concerne en outre un procédé de fabrication d’un composant de ce type.
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
非洲地区知识产权组织 (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
欧亚专利局 (EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧洲专利局 (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
非洲知识产权组织 (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
公布语言: 德语 (DE)
申请语言: 德语 (DE)