此应用程序的某些内容目前无法使用。
如果这种情况持续存在,请联系我们反馈与联系
1. (WO2019030571) SSD ARCHITECTURE SUPPORTING LOW LATENCY OPERATION
国际局存档的最新著录项目数据    提交意见

公布号: WO/2019/030571 国际申请号: PCT/IB2018/001039
公布日: 14.02.2019 国际申请日: 06.08.2018
国际专利分类:
G06F 3/06 (2006.01)
G PHYSICS
06
计算;推算;计数
F
电数字数据处理
3
用于将所要处理的数据转变成为计算机能够处理的形式的输入装置;用于将数据从处理机传送到输出设备的输出装置,例如,接口装置
06
来自记录载体的数字输入,或者到记录载体上去的数字输出
申请人:
TOSHIBA MEMORY CORPORATION [JP/JP]; 1-1, Shibaura 1-chome Minato-ku Tokyo 105-0023, JP
发明人:
WELLS, Steven; US
CARLSON, Mark; US
JAIN, Amit; US
KOTTE, Narasimhulu, Dharani; US
THANGARAJ, Senthil; US
MISHRA, Barada; US
DESAI, Girish; US
优先权数据:
15/800,74201.11.2017US
62/542,10807.08.2017US
标题 (EN) SSD ARCHITECTURE SUPPORTING LOW LATENCY OPERATION
(FR) ARCHITECTURE SSD PRENANT EN CHARGE UN FONCTIONNEMENT À FAIBLE LATENCE
摘要:
(EN) In one embodiment, a solid state drive (SSD) comprises a plurality of non-volatile memory dies communicatively arranged in one or more communication channels, each of the plurality of non-volatile memory dies comprising a plurality of physical blocks, one or more channel controllers communicatively coupled to the one or more communication channels, respectively, and a memory controller communicatively coupled to the plurality of non-volatile memory dies via the one or more channel controllers, wherein the memory controller is configured to assign (i) the plurality of physical blocks of a first die of the plurality of non-volatile memory dies to only a first region and (ii) the plurality of physical blocks of a second die of the plurality of non-volatile memory dies to only a second region, perform only read operations on the first region in a first operation mode, and perform write operations or maintenance operations on the second region in a second operation mode concurrently with read operations on the first region in the first operation mode.
(FR) Dans un mode de réalisation, l'invention concerne un lecteur à semi-conducteurs (SSD) qui comprend une pluralité de puces de mémoire non volatile agencées en communication dans un ou plusieurs canaux de communication, chacune de la pluralité de puces de mémoire non volatile comprenant une pluralité de blocs physiques, un ou plusieurs contrôleurs de canal couplés en communication au ou aux canaux de communication, respectivement, et un contrôleur de mémoire couplé en communication à la pluralité de puces de mémoire non volatile par l'intermédiaire du ou des contrôleurs de canal, le contrôleur de mémoire étant configuré pour attribuer (i) la pluralité de blocs physiques d'une première puce de la pluralité de puces de mémoire non volatile uniquement à une première région et (ii) la pluralité de blocs physiques d'une seconde puce de la pluralité de puces de mémoire non volatile à seulement une seconde région, effectuer uniquement des opérations de lecture sur la première région dans un premier mode de fonctionnement, et effectuer des opérations d'écriture ou des opérations de maintenance sur la seconde région dans un second mode de fonctionnement simultanément avec des opérations de lecture sur la première région dans le premier mode de fonctionnement.
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
非洲地区知识产权组织 (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
欧亚专利局 (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧洲专利局 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
非洲知识产权组织 (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
公布语言: 英语 (EN)
申请语言: 英语 (EN)