此应用程序的某些内容目前无法使用。
如果这种情况持续存在,请联系我们反馈与联系
1. (WO2019024760) 像素电路、其制造方法及显示装置
国际局存档的最新著录项目数据    提交意见

公布号: WO/2019/024760 国际申请号: PCT/CN2018/097236
公布日: 07.02.2019 国际申请日: 26.07.2018
国际专利分类:
H01L 27/32 (2006.01) ,H01L 21/77 (2017.01)
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
27
由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
28
包括使用有机材料作为有源部分,或使用有机材料与其他材料的组合作为有源部分的组件
32
具有专门适用于光发射的组件,例如使用有机发光二极管的平板显示器
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
21
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
77
在公共衬底中或上面形成的由许多固态元件或集成电路组成的器件的制造或处理
申请人:
京东方科技集团股份有限公司 BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; 中国北京市 朝阳区酒仙桥路10号 No. 10 Jiuxianqiao Rd., Chaoyang District Beijing 100015, CN
发明人:
宋振 SONG, Zhen; CN
王国英 WANG, Guoying; CN
代理人:
北京市柳沈律师事务所 LIU, SHEN & ASSOCIATES; 中国北京市 海淀区彩和坊路10号1号楼10层 10th Floor, Building 1 10 Caihefang Road, Haidian District Beijing 100080, CN
优先权数据:
201710646875.201.08.2017CN
标题 (EN) PIXEL CIRCUIT, MANUFACTURING METHOD THEREOF, AND DISPLAY DEVICE.
(FR) CIRCUIT DE PIXELS, SON PROCÉDÉ DE FABRICATION ET DISPOSITIF D'AFFICHAGE
(ZH) 像素电路、其制造方法及显示装置
摘要:
(EN) A pixel circuit (10), comprising a substrate (100), a first thin film transistor (11) provided thereon, and a second thin film transistor (12), wherein the first thin film transistor (11) has a top gate structure and the second thin film transistor (12) has a bottom gate structure. A first electrode (211) of the first thin film transistor (11) and a gate electrode (212) of the second thin film transistor (12) are electrically connected with each other and disposed on the same layer of the substrate (100). The pixel circuit (10) has high switching speed and a large driving current. A manufacturing method therefor is easily executed with minimal production costs.
(FR) L'invention concerne un circuit de pixels (10), comprenant un substrat (100), un premier transistor à couches minces (11) disposé sur celui-ci, et un second transistor à couches minces (12), le premier transistor à couches minces (11) ayant une structure de grille supérieure et le second transistor à couches minces (12) ayant une structure de grille inférieure. Une première électrode (211) du premier transistor à couches minces (11) et une électrode de grille (212) du second transistor à couches minces (12) sont électroconnectées l'une à l'autre et disposées sur la même couche du substrat (100). Le circuit de pixels (10) a une vitesse de commutation élevée et un courant d'attaque important. Un procédé de fabrication de celui-ci est facilement exécuté avec des coûts de production minimaux.
(ZH) 一种像素电路(10),包括基板(100)以及设置于所述基板上(100)的第一薄膜晶体管(11)、第二薄膜晶体管(12),其中,所述第一薄膜晶体管(11)为顶栅结构,所述第二薄膜晶体管(12)为底栅结构,所述第一薄膜晶体管(11)的第一极(211)和所述第二薄膜晶体管(12)的栅极(212)彼此电性连接,且同层设置于所述基板(100)上。该像素电路(10)具有较高的开关速度,同时具有较大的驱动电流,且制造方法易于实现,工艺成本较低。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
非洲地区知识产权组织 (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
欧亚专利局 (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧洲专利局 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
非洲知识产权组织 (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
公布语言: 中文 (ZH)
申请语言: 中文 (ZH)