此应用程序的某些内容目前无法使用。
如果这种情况持续存在,请联系我们反馈与联系
1. (WO2018233950) SEMICONDUCTOR CHIP HAVING INTERNAL TERRACE-LIKE STEPS, AND METHOD FOR PRODUCING A SEMICONDUCTOR CHIP
国际局存档的最新著录项目数据    提交意见

公布号: WO/2018/233950 国际申请号: PCT/EP2018/062978
公布日: 27.12.2018 国际申请日: 17.05.2018
国际专利分类:
H01L 33/00 (2010.01) ,H01L 33/14 (2010.01) ,H01L 33/20 (2010.01) ,H01L 33/38 (2010.01) ,H01L 33/24 (2010.01) ,H01L 33/32 (2010.01) ,H01L 33/16 (2010.01)
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
33
至少有一个电位跃变势垒或表面势垒的专门适用于光发射的半导体器件;专门适用于制造或处理这些半导体器件或其部件的方法或设备;这些半导体器件的零部件
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
33
至少有一个电位跃变势垒或表面势垒的专门适用于光发射的半导体器件;专门适用于制造或处理这些半导体器件或其部件的方法或设备;这些半导体器件的零部件
02
以半导体为特征的
14
具有一个载流子传输控制结构,例如高掺杂半导体层或电流阻断结构
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
33
至少有一个电位跃变势垒或表面势垒的专门适用于光发射的半导体器件;专门适用于制造或处理这些半导体器件或其部件的方法或设备;这些半导体器件的零部件
02
以半导体为特征的
20
具有特定的形状,例如弯曲或截断的衬底
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
33
至少有一个电位跃变势垒或表面势垒的专门适用于光发射的半导体器件;专门适用于制造或处理这些半导体器件或其部件的方法或设备;这些半导体器件的零部件
36
以电极为特征的
38
具有特定形状
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
33
至少有一个电位跃变势垒或表面势垒的专门适用于光发射的半导体器件;专门适用于制造或处理这些半导体器件或其部件的方法或设备;这些半导体器件的零部件
02
以半导体为特征的
20
具有特定的形状,例如弯曲或截断的衬底
24
发光区的,例如非平面结
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
33
至少有一个电位跃变势垒或表面势垒的专门适用于光发射的半导体器件;专门适用于制造或处理这些半导体器件或其部件的方法或设备;这些半导体器件的零部件
02
以半导体为特征的
26
发光区的材料
30
只包括周期体系中的III族和V族的元素
32
含氮
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
33
至少有一个电位跃变势垒或表面势垒的专门适用于光发射的半导体器件;专门适用于制造或处理这些半导体器件或其部件的方法或设备;这些半导体器件的零部件
02
以半导体为特征的
16
具有一个特殊晶体结构或取向,例如多晶的、非晶的或多孔的
申请人:
OSRAM OPTO SEMICONDUCTORS GMBH [DE/DE]; Leibnizstr. 4 93055 Regensburg, DE
发明人:
TONKIKH, Alexander; DE
代理人:
ZUSAMMENSCHLUSS NR. 175 - EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHAFT MBH; Schloßschmidstr. 5 80639 München, DE
优先权数据:
10 2017 113 383.619.06.2017DE
标题 (EN) SEMICONDUCTOR CHIP HAVING INTERNAL TERRACE-LIKE STEPS, AND METHOD FOR PRODUCING A SEMICONDUCTOR CHIP
(FR) PUCE SEMI-CONDUCTRICE COMPRENANT DES PALIERS INTÉRIEURS SIMILAIRES À DES TERRASSES ET PROCÉDÉ DE FABRICATION D'UNE PUCE SEMI-CONDUCTRICE
(DE) HALBLEITERCHIP MIT INNEREN TERRASSENÄHNLICHEN STUFEN UND VERFAHREN ZUR HERSTELLUNG EINES HALBLEITERCHIPS
摘要:
(EN) A semiconductor chip (10) comprising a semiconductor body (2), a current spreading layer (3) and a contact structure (4) is specified, wherein the semiconductor body comprises a first semiconductor layer (21), a second semiconductor layer (22) and an intervening active layer (23), and the current spreading layer is arranged in a vertical direction between the contact structure and the semiconductor body. The semiconductor body has a plurality of internal steps (24) configured in a terrace-like manner, wherein the contact structure comprises a plurality of conductor tracks (42) which are arranged with regard to the lateral orientations thereof in relation to the lateral orientations of the internal steps in such a way that current spreading along the internal steps is promoted vis-à-vis current spreading transversely with respect to the internal steps. Furthermore, a method for producing such a semiconductor chip is specified.
(FR) L'invention concerne une puce semi-conductrice (10) pourvue d'un corps semi-conducteur (2) d'une couche d'étalement de courant (3) et d'une structure de contact (4). Le corps semi-conducteur comprend une première couche semi-conductrice (21), une deuxième couche semi-conductrice (22) et une couche active (23) intercalée entre ces dernières. La couche d'étalement de courant est disposée dans une direction verticale entre la structure de contact et le corps semi-conducteur. Le corps semi-conducteur comporte une multitude de paliers (24) intérieurs qui sont réalisés de manière similaire à des terrasses. La structure de contact comprend une multitude de pistes conductrices (42) qui sont disposées, eu égard à leurs orientations latérales, par rapport aux orientations latérales des paliers intérieurs de telle manière qu'un étalement de courant est favorisé le long des paliers intérieurs par rapport à un étalement de courant de manière transversale par rapport aux paliers intérieurs. L’invention concerne par ailleurs un procédé de fabrication d'une puce semi-conductrice de ce type.
(DE) Es wird ein Halbleiterchip (10) mit einem Halbleiterkörper (2), einer Stromaufweitungsschicht (3) und einer Kontaktstruktur (4) angegeben, wobei der Halbleiterkörper eine erste Halbleiterschicht (21), eine zweite Halbleiterschicht (22) und eine dazwischenliegende aktive Schicht (23) umfasst und die Stromaufweitungsschicht in vertikaler Richtung zwischen der Kontaktstruktur und dem Halbleiterkörper angeordnet ist. Der Halbleiterkörper weist eine Mehrzahl von inneren Stufen (24) auf, die terrassenähnlich ausgebildet sind, wobei die Kontaktstruktur eine Mehrzahl von Leiterbahnen (42) umfasst, die hinsichtlich deren lateraler Orientierungen in Bezug zu den lateralen Orientierungen der inneren Stufen derart angeordnet sind, dass eine Stromaufweitung entlang der inneren Stufen gegenüber einer Stromaufweitung quer zu den inneren Stufen begünstigt ist. Des Weiteren wird ein Verfahren zur Herstellung eines solchen Halbleiterchips angegeben.
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
非洲地区知识产权组织 (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
欧亚专利局 (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧洲专利局 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
非洲知识产权组织 (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
公布语言: 德语 (DE)
申请语言: 德语 (DE)