此应用程序的某些内容目前无法使用。
如果这种情况持续存在,请联系我们反馈与联系
1. (WO2018223712) 像素电路及其驱动方法、显示面板和显示装置
国际局存档的最新著录项目数据    提交意见

公布号: WO/2018/223712 国际申请号: PCT/CN2018/073912
公布日: 13.12.2018 国际申请日: 24.01.2018
国际专利分类:
G09G 3/3233 (2016.01)
[IPC code unknown for G09G 3/3233]
申请人:
京东方科技集团股份有限公司 BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; 中国北京市 朝阳区酒仙桥路10号 No.10 Jiuxianqiao Rd., Chaoyang District Beijing 100015, CN
成都京东方光电科技有限公司 CHENGDU BOE OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; 中国四川省成都市 高新区(西区)合作路1188号 No.1188 Hezuo Rd., (West Zone), Hi-tech Development Zone Chengdu, Sichuan 611731, CN
发明人:
徐映嵩 XU, Yingsong; CN
代理人:
北京中博世达专利商标代理有限公司 BEIJING ZBSD PATENT&TRADEMARK AGENT LTD.; 中国北京市 海淀区交大东路31号11号楼8层 8F, Building 11 No. 31 Jiaoda East Road, Haidian District Beijing 100044, CN
优先权数据:
201710414846.305.06.2017CN
标题 (EN) PIXEL CIRCUIT AND DRIVE METHOD THEREFOR, DISPLAY PANEL AND DISPLAY APPARATUS
(FR) PIXEL CIRCUIT AND DRIVE METHOD THEREFOR, DISPLAY PANEL AND DISPLAY APPARATUS CIRCUIT DE PIXELS ET PROCÉDÉ D'EXCITATION ASSOCIÉ, PANNEAU D’AFFICHAGE ET APPAREIL D’AFFICHAGE
(ZH) 像素电路及其驱动方法、显示面板和显示装置
摘要:
(EN) Disclosed are a pixel circuit and a drive method therefor. The circuit comprises: a data input device (12) for transmitting a reference voltage (Vref) to a first node (N1); a second controller (14) configured to disconnect a power source level end (DY) from a second node (N2); a driver (11) configured to transmit a signal of the second node (N2) to a third node (N3); a first controller (13) configured to transmit the voltage of the third node (N3) to a common end (Vss); a first memory (15) configured to store the voltage between the power source level end (DY) and the second node (N2); and a second memory (16) configured to store the voltage between the first node (N1) and the second node (N2), wherein the data input device (12) is further configured to transmit a data voltage (Vdata) of a data signal end (DL) to the first node (N1), the second controller (14) is further configured to transmit a power source voltage of the power source level end (DY) to the second node (N2), and the driver (11) is further configured to output a drive signal to the third node (N3).
(FR) Disclosed are a pixel circuit and a drive method therefor. L'invention concerne un circuit de pixels et un procédé d'excitation associé. The circuit comprises: a data input device (12) for transmitting a reference voltage (Vref) to a first node (N1); a second controller (14) configured to disconnect a power source level end (DY) from a second node (N2); a driver (11) configured to transmit a signal of the second node (N2) to a third node (N3); a first controller (13) configured to transmit the voltage of the third node (N3) to a common end (Vss); a first memory (15) configured to store the voltage between the power source level end (DY) and the second node (N2); and a second memory (16) configured to store the voltage between the first node (N1) and the second node (N2), wherein the data input device (12) is further configured to transmit a data voltage (Vdata) of a data signal end (DL) to the first node (N1), the second controller (14) is further configured to transmit a power source voltage of the power source level end (DY) to the second node (N2), and the driver (11) is further configured to output a drive signal to the third node (N3). Le circuit comprend : un dispositif d'entrée de données (12) pour transmettre une tension de référence (Vref) à un premier nœud (N1) ; un second contrôleur (14) configuré pour déconnecter une extrémité de niveau de source d'alimentation (DY) d'un second nœud (N2) ; un pilote (11) configuré pour transmettre un signal du deuxième nœud (N2) à un troisième nœud (N3) ; un premier contrôleur (13) configuré pour transmettre la tension du troisième nœud (N3) à une extrémité commune (Vss) ; une première mémoire (15) configurée pour stocker la tension entre l'extrémité de niveau de source d'alimentation (DY) et le second nœud (N2) ; et une seconde mémoire (16) configurée pour stocker la tension entre le premier nœud (N1) et le second nœud (N2), le dispositif d'entrée de données (12) étant en outre configuré pour transmettre une tension de données (Vdata) d'une extrémité de signal de données (DL) au premier nœud (N1), le second dispositif de commande (14) est en outre configuré pour transmettre une tension de source d'alimentation de l'extrémité de niveau de source d'alimentation (DY) au deuxième nœud (N2), et le pilote (11) est en outre configuré pour délivrer en sortie un signal d'excitation au troisième nœud (N3).
(ZH) 一种像素电路及其驱动方法。电路包括:数据输入器(12)用于将参考电压(Vref)传输至第一节点(N1);第二控制器(14)配置为使电源电平端(DY)和第二节点(N2)断开;驱动器(11)配置为将第二节点(N2)的信号传输至第三节点(N3);第一控制器(13)配置为将第三节点(N3)的电压传输至公共端(Vss);第一存储器(15)配置为存储电源电平端(DY)和第二节点(N2)之间的电压;第二存储器(16)配置为存储第一节点(N1)和第二节点(N2)之间的电压;数据输入器(12)还配置为将数据信号端(DL)的数据电压(Vdata)传输至第一节点(N1);第二控制器(14)还配置为将电源电平端(DY)的电源电压传输至第二节点(N2);驱动器(11)还配置为向第三节点(N3)输出驱动信号。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
非洲地区知识产权组织 (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
欧亚专利局 (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧洲专利局 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
非洲知识产权组织 (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
公布语言: 中文 (ZH)
申请语言: 中文 (ZH)