检索国际和国家专利汇编
此应用程序的某些内容目前无法使用。
如果这种情况持续存在,请联系我们反馈与联系
1. (WO2018186248) METHOD FOR MANUFACTURING EPITAXIAL SILICON WAFER AND EPITAXIAL SILICON WAFER
国际局存档的最新著录项目数据提交意见

公布号: WO/2018/186248 国际申请号: PCT/JP2018/012640
公布日: 11.10.2018 国际申请日: 28.03.2018
国际专利分类:
C30B 29/06 (2006.01) ,C23C 16/02 (2006.01) ,C23C 16/24 (2006.01) ,C30B 25/20 (2006.01) ,H01L 21/20 (2006.01) ,H01L 21/205 (2006.01)
C 化学;冶金
30
晶体生长
B
单晶生长;共晶材料的定向凝固或共析材料的定向分层;材料的区熔精炼;具有一定结构的均匀多晶材料的制备;单晶或具有一定结构的均匀多晶材料;单晶或具有一定结构的均匀多晶材料之后处理;其所用的装置
29
以材料或形状为特征的单晶或具有一定结构的均匀多晶材料
02
元素
06
C 化学;冶金
23
对金属材料的镀覆;用金属材料对材料的镀覆;表面化学处理;金属材料的扩散处理;真空蒸发法、溅射法、离子注入法或化学气相沉积法的一般镀覆;金属材料腐蚀或积垢的一般抑制
C
金属材料的表面处理
16
通过气态化合物分解且表面材料的反应产物不留存于镀层中的化学镀覆,例如化学气相沉积(CVD)工艺
02
待镀材料的预处理
C 化学;冶金
23
对金属材料的镀覆;用金属材料对材料的镀覆;表面化学处理;金属材料的扩散处理;真空蒸发法、溅射法、离子注入法或化学气相沉积法的一般镀覆;金属材料腐蚀或积垢的一般抑制
C
金属材料的表面处理
16
通过气态化合物分解且表面材料的反应产物不留存于镀层中的化学镀覆,例如化学气相沉积(CVD)工艺
22
以沉积金属材料以外之无机材料为特征的
24
仅沉积硅
C 化学;冶金
30
晶体生长
B
单晶生长;共晶材料的定向凝固或共析材料的定向分层;材料的区熔精炼;具有一定结构的均匀多晶材料的制备;单晶或具有一定结构的均匀多晶材料;单晶或具有一定结构的均匀多晶材料之后处理;其所用的装置
25
反应气体化学反应法的单晶生长,例如化学气相沉积生长
02
外延层生长
18
以衬底为特征的
20
与外延层材料相同的衬底
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
21
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
02
半导体器件或其部件的制造或处理
04
至少具有一个跃变势垒或表面势垒的器件,例如PN结、耗尽层、载体集结层
18
器件有由周期表第Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体,如掺杂材料
20
半导体材料在基片上的沉积,例如外延生长
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
21
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
02
半导体器件或其部件的制造或处理
04
至少具有一个跃变势垒或表面势垒的器件,例如PN结、耗尽层、载体集结层
18
器件有由周期表第Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体,如掺杂材料
20
半导体材料在基片上的沉积,例如外延生长
205
应用气态化合物的还原或分解产生固态凝结物的,即化学沉积
申请人:
株式会社SUMCO SUMCO CORPORATION [JP/JP]; 東京都港区芝浦一丁目2番1号 1-2-1, Shibaura, Minato-ku, Tokyo 1058634, JP
发明人:
野中 直哉 NONAKA Naoya; JP
川島 正 KAWASHIMA Tadashi; JP
溝上 憲一 MIZOGAMI Kenichi; JP
代理人:
特許業務法人樹之下知的財産事務所 KINOSHITA & ASSOCIATES; 東京都杉並区荻窪五丁目26番13号 3階 3rd Floor, 26-13, Ogikubo 5-chome, Suginami-ku, Tokyo 1670051, JP
优先权数据:
2017-07603406.04.2017JP
标题 (EN) METHOD FOR MANUFACTURING EPITAXIAL SILICON WAFER AND EPITAXIAL SILICON WAFER
(FR) PROCÉDÉ DE FABRICATION D'UNE TRANCHE DE SILICIUM ÉPITAXIALE, ET TRANCHE DE SILICIUM ÉPITAXIALE
(JA) エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
摘要:
(EN) Provided is a method for manufacturing an epitaxial silicon wafer using a silicon wafer that contains phosphorous and that has a resistivity of less than 1.0 mΩ∙cm, the method comprising: an argon annealing step (S2) in which a silicon wafer is heat treated for 30 minutes or more at a temperature of 1200-1220°C in an argon gas atmosphere, the silicon wafer having a main surface which is a surface where a (100) surface is inclined, and a [100] axis that is perpendicular to the (100) surface being inclined by 0°5'-0°25' relative to an axis that intersects the main surface at a right angle; a pre-baking step (S3) in which the surface of the silicon wafer is etched; and an epitaxial film growing step (S4) in which an epitaxial film is grown on the surface of the silicon wafer at a growth temperature of 1100-1165°C.
(FR) L'invention concerne un procédé de fabrication d'une tranche de silicium épitaxiale à l'aide d'une tranche de silicium qui contient du phosphore et qui a une résistivité inférieure à 1,0 mΩ∙cm, le procédé comprenant : une étape de recuit à l'argon (S2) dans laquelle une tranche de silicium est traitée thermiquement pendant 30 minutes ou plus à une température de 1 200 à 1 220 °C dans une atmosphère d'argon gazeux, la tranche de silicium ayant une surface principale qui est une surface où une surface (100) est inclinée, et un axe [100] qui est perpendiculaire à la surface (100) est incliné de 0°5' à 0°25' par rapport à un axe qui coupe la surface principale à angle droit ; une étape de pré-cuisson (S3) dans laquelle la surface de la tranche de silicium est gravée ; et une étape de croissance de film épitaxial (S4) dans laquelle un film épitaxial est amené à croître sur la surface de la tranche de silicium à une température de croissance de 1 100 à 1 165° C.
(JA) リンを含み抵抗率が1.0mΩ・cm未満のシリコンウェーハを用いたエピタキシャルシリコンウェーハの製造方法であって、(100)面が傾斜した面を主表面とし、(100)面に垂直な[100]軸が主表面に直交する軸に対して0°5'以上0°25'以下だけ傾斜したシリコンウェーハに対し、アルゴンガス雰囲気下において1200℃以上1220℃以下の温度で30分以上の熱処理を行うアルゴンアニール工程(S2)と、シリコンウェーハの表面をエッチングするプリベーク工程(S3)と、シリコンウェーハの表面に1100℃以上1165℃以下の成長温度でエピタキシャル膜を成長させるエピタキシャル膜成長工程(S4)とを備えている。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
非洲地区知识产权组织 (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
欧亚专利局 (EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧洲专利局 (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
非洲知识产权组织 (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
公布语言: 日语 (JA)
申请语言: 日语 (JA)