此应用程序的某些内容目前无法使用。
如果这种情况持续存在,请联系我们反馈与联系
1. (WO2018186196) SOLID STATE IMAGING DEVICE AND ELECTRONIC APPARATUS
国际局存档的最新著录项目数据提交意见

公布号: WO/2018/186196 国际申请号: PCT/JP2018/011569
公布日: 11.10.2018 国际申请日: 23.03.2018
国际专利分类:
H01L 27/146 (2006.01) ,H01L 21/3205 (2006.01) ,H01L 21/768 (2006.01) ,H01L 21/822 (2006.01) ,H01L 23/522 (2006.01) ,H01L 25/065 (2006.01) ,H01L 25/07 (2006.01) ,H01L 25/18 (2006.01) ,H01L 27/00 (2006.01) ,H01L 27/04 (2006.01) ,H04N 5/369 (2011.01)
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
27
由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
14
包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
144
由辐射控制的器件
146
图像结构
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
21
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
02
半导体器件或其部件的制造或处理
04
至少具有一个跃变势垒或表面势垒的器件,例如PN结、耗尽层、载体集结层
18
器件有由周期表第Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体,如掺杂材料
30
用H01L 21/20至H01L 21/26各组不包含的方法或设备处理半导体材料的
31
在半导体材料上形成绝缘层的,例如用于掩膜的或应用光刻技术的;以及这些层的后处理;这些层的材料的选择
3205
非绝缘层的沉积,例如绝缘层上的导电层或电阻层;这些层的后处理
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
21
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
71
限定在组H01L 21/70中的器件的特殊部件的制造
768
利用互连在器件中的分离元件间传输电流
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
21
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
77
在公共衬底中或上面形成的由许多固态元件或集成电路组成的器件的制造或处理
78
把衬底连续地分成多个独立的器件
82
制造器件,例如每一个由许多元件组成的集成电路
822
衬底是采用硅工艺的半导体的
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
23
半导体或其他固态器件的零部件
52
用于在处于工作中的器件内部从一个组件向另一个组件通电的装置
522
包含制作在半导体本体上的多层导电的和绝缘的结构的外引互连装置的
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
25
由多个单个半导体或其他固态器件组成的组装件
03
所有包含在H01L 27/00至H01L 51/00各组中同一小组内的相同类型的器件,例如整流二极管的组装件
04
不具有单独容器的器件
065
包含在H01L 27/00组类型的器件
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
25
由多个单个半导体或其他固态器件组成的组装件
03
所有包含在H01L 27/00至H01L 51/00各组中同一小组内的相同类型的器件,例如整流二极管的组装件
04
不具有单独容器的器件
07
包含在H01L 29/00组类型的器件
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
25
由多个单个半导体或其他固态器件组成的组装件
18
包含在H01L 27/00至H01L 51/00各组中两个或多个同一大组的不同小组内的类型的器件
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
27
由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
27
由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
02
包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
04
其衬底为半导体的
H ELECTRICITY
04
ELECTRIC COMMUNICATION TECHNIQUE
N
PICTORIAL COMMUNICATION, e.g. TELEVISION
5
Details of television systems
30
Transforming light or analogous information into electric information
335
using solid-state image sensors [SSIS]
369
SSIS architecture; Circuitry associated therewith
申请人:
ソニーセミコンダクタソリューションズ株式会社 SONY SEMICONDUCTOR SOLUTIONS CORPORATION [JP/JP]; 神奈川県厚木市旭町四丁目14番1号 4-14-1, Asahi-cho, Atsugi-shi, Kanagawa 2430014, JP
发明人:
橋口 日出登 HASHIGUCHI, Hideto; JP
庄子 礼二郎 SHOHJI, Reijiroh; JP
堀越 浩 HORIKOSHI, Hiroshi; JP
三橋 生枝 MITSUHASHI, Ikue; JP
飯島 匡 IIJIMA, Tadashi; JP
亀嶋 隆季 KAMESHIMA, Takatoshi; JP
石田 実 ISHIDA, Minoru; JP
羽根田 雅希 HANEDA, Masaki; JP
代理人:
特許業務法人酒井国際特許事務所 SAKAI INTERNATIONAL PATENT OFFICE; JP
优先权数据:
2017-07480604.04.2017JP
2017-15658614.08.2017JP
标题 (EN) SOLID STATE IMAGING DEVICE AND ELECTRONIC APPARATUS
(FR) DISPOSITIF D'IMAGERIE À SEMI-CONDUCTEURS ET APPAREIL ÉLECTRONIQUE
(JA) 固体撮像装置、及び電子機器
摘要:
(EN) [Problem] To provide a solid state imaging device and an electronic apparatus that have improved performance. [Solution] A solid state imaging device that is formed by laminating, in order, a first substrate, a second substrate, and a third substrate. The first substrate is formed by laminating a first semiconductor substrate and a first multilayer wiring layer and has formed thereon a pixel unit that comprises an array of pixels. The second substrate is formed by laminating a second semiconductor substrate and a second multilayer wiring layer and has formed thereon a circuit that has a prescribed function. The third substrate is formed by laminating a third semiconductor substrate and a third multilayer wiring layer and has formed thereon a circuit that has a prescribed function. The first substrate and the second substrate are adhered to each other such that the first multilayer wiring layer and the second semiconductor substrate face. A first connection structure that is for electrically connecting a circuit on the first substrate and the circuit on the second substrate does not include a connection structure that is mediated by an adhesion surface between the first substrate and the second substrate that is formed with the first substrate as a point of reference, or there is no first connection structure.
(FR) L'invention vise à améliorer les performances d'un dispositif d'imagerie à semi-conducteurs et d'un appareil électronique. Plus spécifiquement, l'invention concerne un dispositif d'imagerie à semi-conducteurs constitué, stratifiés dans l'ordre suivant: d'un premier substrat dans lequel est formée une partie pixels dans laquelle des pixels sont alignés, et lequel substrat est constitué à son tour d'un premier substrat à semi-conducteurs et d'une première couche de câblage multicouche stratifiés; d'un deuxième substrat dans lequel est formé un circuit avec une fonction prédéterminée, et lequel substrat est constitué à son tour d'un deuxième substrat à semi-conducteurs et d'une deuxième couche de câblage multicouche stratifiés; et d'un troisième substrat dans lequel est formé un circuit avec une fonction prédéterminée, et lequel substrat est constitué à son tour d'un troisième substrat à semi-conducteurs et d'une troisième couche de câblage multicouche stratifiés. Les premier substrat et deuxième substrat susmentionnés sont collés de façon que la première couche de câblage multicouche et la deuxième couche de câblage multicouche soient opposées l'une à l'autre. Le dispositif d'imagerie à semi-conducteurs possède première une structure de connexion pour la connexion électrique du circuit du premier substrat et du circuit du deuxième substrat. Cette première structure de connexion ne contient pas de structure de connexion formée en tant que base du premier substrat et mettant en oeuvre une surface d'adhésion entre le premier substrat et le deuxième substrat susmentionnés, ou alternativement, le dispositif d'imagerie à semi-conducteurs ne contient pas de première structure de connexion.
(JA) 【課題】性能がより向上した固体撮像装置及び電子機器を提供する。 【解決手段】画素が配列された画素部が形成され、第1半導体基板及び第1多層配線層が積層された第1基板と、所定の機能を有する回路が形成され、第2半導体基板及び第2多層配線層が積層された第2基板と、所定の機能を有する回路が形成され、第3半導体基板及び第3多層配線層が積層された第3基板と、がこの順に積層されて構成され、前記第1基板と前記第2基板とは、前記第1多層配線層と前記第2半導体基板とが対向するように貼り合わされ、前記第1基板の回路と前記第2基板の回路とを電気的に接続するための第1の接続構造は、前記第1基板を基点として形成される前記第1基板と前記第2基板との貼り合わせ面を介した接続構造を含まない、又は、前記第1の接続構造が、存在しない、固体撮像装置。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
非洲地区知识产权组织 (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
欧亚专利局 (EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧洲专利局 (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
非洲知识产权组织 (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
公布语言: 日语 (JA)
申请语言: 日语 (JA)