此应用程序的某些内容目前无法使用。
如果这种情况持续存在,请联系我们反馈与联系
1. (WO2018180536) PROGRAMMABLE LOGIC INTEGRATED CIRCUIT, PROGRAMMING METHOD THEREFOR AND PROGRAM THEREFOR
国际局存档的最新著录项目数据提交意见

公布号: WO/2018/180536 国际申请号: PCT/JP2018/010177
公布日: 04.10.2018 国际申请日: 15.03.2018
国际专利分类:
H03K 19/177 (2006.01) ,H01L 21/82 (2006.01) ,H01L 21/822 (2006.01) ,H01L 21/8239 (2006.01) ,H01L 27/04 (2006.01) ,H01L 27/105 (2006.01) ,H01L 45/00 (2006.01) ,H01L 49/00 (2006.01)
H 电学
03
基本电子电路
K
脉冲技术
19
逻辑电路,即,至少有两个输入作用于一个输出的;倒向电路
02
按所用组件的特征进行区分的
173
应用基本逻辑电路作组件的
177
矩阵式排列的
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
21
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
77
在公共衬底中或上面形成的由许多固态元件或集成电路组成的器件的制造或处理
78
把衬底连续地分成多个独立的器件
82
制造器件,例如每一个由许多元件组成的集成电路
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
21
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
77
在公共衬底中或上面形成的由许多固态元件或集成电路组成的器件的制造或处理
78
把衬底连续地分成多个独立的器件
82
制造器件,例如每一个由许多元件组成的集成电路
822
衬底是采用硅工艺的半导体的
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
21
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
77
在公共衬底中或上面形成的由许多固态元件或集成电路组成的器件的制造或处理
78
把衬底连续地分成多个独立的器件
82
制造器件,例如每一个由许多元件组成的集成电路
822
衬底是采用硅工艺的半导体的
8232
场效应工艺
8234
MIS technology
8239
存储器结构
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
27
由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
02
包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
04
其衬底为半导体的
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
27
由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
02
包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
04
其衬底为半导体的
10
在重复结构中包括有多个独立组件的
105
包含场效应组件的
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
45
无电位跃变势垒或表面势垒的,专门适用于整流、放大、振荡或切换的固态器件,例如介电三极管;奥氏效应器件;专门适用于制造或处理这些器件或其部件的方法或设备
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
49
不包含在H01L 27/00至H01L 47/00和H01L 51/00各组内的并且未包含在任何其他小类的固态器件;专门适用于制造或处理这些器件或其部件的方法或设备
申请人:
日本電気株式会社 NEC CORPORATION [JP/JP]; 東京都港区芝五丁目7番1号 7-1, Shiba 5-chome, Minato-ku, Tokyo 1088001, JP
发明人:
多田 あゆ香 TADA Ayuka; JP
阪本 利司 SAKAMOTO Toshitsugu; JP
宮村 信 MIYAMURA Makoto; JP
辻 幸秀 TSUJI Yukihide; JP
根橋 竜介 NEBASHI Ryusuke; JP
白 旭 BAI Xu; JP
代理人:
下坂 直樹 SHIMOSAKA Naoki; JP
优先权数据:
2017-06286828.03.2017JP
标题 (EN) PROGRAMMABLE LOGIC INTEGRATED CIRCUIT, PROGRAMMING METHOD THEREFOR AND PROGRAM THEREFOR
(FR) CIRCUIT INTÉGRÉ LOGIQUE PROGRAMMABLE, SON PROCÉDÉ DE PROGRAMMATION ET PROGRAMME ASSOCIÉ
(JA) プログラマブル論理集積回路とそのプログラミング方法及びそのプログラム
摘要:
(EN) The purpose of the present invention is to provide a circuit capable of reducing leakage power in a programmable logic circuit using resistance change elements. To this end, the present invention is a programmable logic integrated circuit comprising a switch matrix provided with, as a switch element, a plurality of first resistance change elements connected to an input line and an output line, wherein a buffer is connected to the output line, the programmable logic integrated circuit being characterized in that power is not supplied to the buffer that is connected to the output line and does not contribute to an operation of a desired logic circuit, the operation being caused when the logic circuit has been programmed.
(FR) L'objet de la présente invention est de fournir un circuit susceptible de réduire la puissance de fuite dans un circuit logique programmable à l'aide d'éléments de changement de résistance. À cet effet, la présente invention est un circuit intégré logique programmable comprenant une matrice de commutation pourvue, en tant qu'élément de commutation, d'une pluralité de premiers éléments de changement de résistance connectés à une ligne d'entrée et à une ligne de sortie, un tampon étant connecté à la ligne de sortie, le circuit intégré logique programmable étant caractérisé en ce que la puissance n'est pas fournie au tampon qui est connecté à la ligne de sortie et ne contribue pas à un fonctionnement d'un circuit logique souhaité, le fonctionnement étant provoqué lorsque le circuit logique a été programmé.
(JA) 本発明の目的は、抵抗変化素子を用いたプログラマブル論理回路にて、リーク電力を抑制することのできる回路を提供することである。そのために本発明は、入力線と出力線に接続された複数の第1の抵抗変化素子をスイッチ素子として備えたスイッチマトリクスを有し、前記出力線にバッファが接続されたプログラマブル論理集積回路であって、所望の論理回路をプログラムした際に生じる、前記論理回路の動作には寄与しない前記出力線に接続されている前記バッファには電源を供給しないことを特徴とする。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
非洲地区知识产权组织 (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
欧亚专利局 (EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧洲专利局 (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
非洲知识产权组织 (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
公布语言: 日语 (JA)
申请语言: 日语 (JA)