此应用程序的某些内容目前无法使用。
如果这种情况持续存在,请联系我们反馈与联系
1. (WO2018180146) SEMICONDUCTOR DEVICE, COMPLEMENTARY SEMICONDUCTOR DEVICE, MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE, WIRELESS COMMUNICATION DEVICE AND PRODUCT TAG
国际局存档的最新著录项目数据提交意见

公布号: WO/2018/180146 国际申请号: PCT/JP2018/007469
公布日: 04.10.2018 国际申请日: 28.02.2018
国际专利分类:
H01L 21/336 (2006.01) ,C01B 32/158 (2017.01) ,H01L 21/208 (2006.01) ,H01L 21/312 (2006.01) ,H01L 29/786 (2006.01) ,H01L 51/05 (2006.01) ,H01L 51/30 (2006.01)
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
21
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
02
半导体器件或其部件的制造或处理
04
至少具有一个跃变势垒或表面势垒的器件,例如PN结、耗尽层、载体集结层
18
器件有由周期表第Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体,如掺杂材料
334
制造单极型器件的台阶式工艺
335
场效应晶体管
336
带有绝缘栅的
[IPC code unknown for C01B 32/158]
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
21
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
02
半导体器件或其部件的制造或处理
04
至少具有一个跃变势垒或表面势垒的器件,例如PN结、耗尽层、载体集结层
18
器件有由周期表第Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体,如掺杂材料
20
半导体材料在基片上的沉积,例如外延生长
208
应用液体沉积的
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
21
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
02
半导体器件或其部件的制造或处理
04
至少具有一个跃变势垒或表面势垒的器件,例如PN结、耗尽层、载体集结层
18
器件有由周期表第Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体,如掺杂材料
30
用H01L 21/20至H01L 21/26各组不包含的方法或设备处理半导体材料的
31
在半导体材料上形成绝缘层的,例如用于掩膜的或应用光刻技术的;以及这些层的后处理;这些层的材料的选择
312
有机层,例如光刻胶
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
29
专门适用于整流、放大、振荡或切换,并具有至少一个电位跃变势垒或表面势垒的半导体器件;具有至少一个电位跃变势垒或表面势垒,例如PN结耗尽层或载流子集结层的电容器或电阻器;半导体本体或其电极的零部件
66
按半导体器件的类型区分的
68
只能通过对一个不通有待整流、放大或切换的电流的电极供给电流或施加电位方可进行控制的
76
单极器件
772
场效应晶体管
78
由绝缘栅产生场效应的
786
薄膜晶体管
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
51
使用有机材料作有源部分或使用有机材料与其他材料的组合作有源部分的固态器件;专门适用于制造或处理这些器件或其部件的工艺方法或设备
05
专门适用于整流、放大、振荡或切换且并具有至少一个电位跃变势垒或表面势垒的;具有至少一个电位跃变势垒或表面势垒的电容器或电阻器
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
51
使用有机材料作有源部分或使用有机材料与其他材料的组合作有源部分的固态器件;专门适用于制造或处理这些器件或其部件的工艺方法或设备
05
专门适用于整流、放大、振荡或切换且并具有至少一个电位跃变势垒或表面势垒的;具有至少一个电位跃变势垒或表面势垒的电容器或电阻器
30
材料的选择
申请人:
東レ株式会社 TORAY INDUSTRIES, INC. [JP/JP]; 東京都中央区日本橋室町2丁目1番1号 1-1, Nihonbashi-Muromachi 2-chome, Chuo-ku, Tokyo 1038666, JP
发明人:
磯貝和生 ISOGAI, Kazuki; JP
村瀬清一郎 MURASE, Seiichiro; JP
崎井大輔 SAKII, Daisuke; JP
优先权数据:
2017-06042627.03.2017JP
标题 (EN) SEMICONDUCTOR DEVICE, COMPLEMENTARY SEMICONDUCTOR DEVICE, MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE, WIRELESS COMMUNICATION DEVICE AND PRODUCT TAG
(FR) DISPOSITIF À SEMI-CONDUCTEUR, DISPOSITIF À SEMI-CONDUCTEUR COMPLÉMENTAIRE, PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR, DISPOSITIF DE COMMUNICATION SANS FIL ET ÉTIQUETTE DE PRODUIT
(JA) 半導体素子、相補型半導体装置、半導体素子の製造方法、無線通信装置および商品タグ
摘要:
(EN) The present invention addresses the problem of providing a semiconductor device having stable n-type semiconductor characteristics without deterioration over time. The purpose of the present invention is to provide a semiconductor device provided with: a substrate; a source electrode, a drain electrode and a gate electrode; a semiconductor layer which contacts the source electrode and the drain electrode; a gate insulation layer which insulates the semiconductor layer from the gate electrode; and a second insulation layer which contacts the semiconductor layer on a side opposite to the gate insulation layer with respect to the semiconductor layer, wherein the semiconductor device is characterized in that the semiconductor layer contains carbon nanotubes, the second insulation layer contains electron-donating compounds including at least any one selected from among nitrogen atoms and phosphorous atoms, and the oxygen permeability of the second insulation layer is equal to or less than 4.0 cc/(m2·24h·atm).
(FR) La présente invention aborde le problème de la fourniture d'un dispositif à semi-conducteur ayant des caractéristiques de semi-conducteur de type n stables sans détérioration au fil du temps. Le but de la présente invention est de fournir un dispositif à semi-conducteur comportant : un substrat; une électrode de source, une électrode de drain et une électrode de grille; une couche semi-conductrice qui entre en contact avec l'électrode de source et l'électrode de drain; une couche d'isolation de grille qui isole la couche semi-conductrice de l'électrode de grille; et une seconde couche d'isolation qui est en contact avec la couche semi-conductrice sur un côté opposé à la couche d'isolation de grille par rapport à la couche semi-conductrice, le dispositif à semi-conducteur étant caractérisé en ce que la couche semi-conductrice contient des nanotubes de carbone, la seconde couche d'isolation contient des composés donneurs d'électrons comprenant au moins un atome choisi parmi des atomes d'azote et des atomes de phosphore, et la perméabilité à l'oxygène de la seconde couche d'isolation est inférieure ou égale à 4,0 cc/(m2·24h·atm).
(JA) 本発明は、経時的劣化のない、安定な、n型半導体特性を有する半導体素子を提供することを課題とし、 基材と、 ソース電極、ドレイン電極およびゲート電極と、 前記ソース電極およびドレイン電極と接する半導体層と、 前記半導体層を前記ゲート電極と絶縁するゲート絶縁層と、 前記半導体層に対して前記ゲート絶縁層とは反対側で前記半導体層と接する第2絶縁層と、を備えた半導体素子であって、 前記半導体層が、カーボンナノチューブを含有し、 前記第2絶縁層が、窒素原子およびリン原子から選ばれるいずれか1種以上を有する電子供与性化合物を含有し、 前記第2絶縁層の酸素透過度が、4.0cc/(m・24h・atm)以下であることを特徴とする、 半導体素子とすることを本旨とする。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
非洲地区知识产权组织 (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
欧亚专利局 (EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧洲专利局 (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
非洲知识产权组织 (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
公布语言: 日语 (JA)
申请语言: 日语 (JA)