此应用程序的某些内容目前无法使用。
如果这种情况持续存在,请联系我们反馈与联系
1. (WO2018179121) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
国际局存档的最新著录项目数据

公布号: WO/2018/179121 国际申请号: PCT/JP2017/012839
公布日: 04.10.2018 国际申请日: 29.03.2017
国际专利分类:
H01L 29/786 (2006.01) ,G02F 1/1368 (2006.01)
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
29
专门适用于整流、放大、振荡或切换,并具有至少一个电位跃变势垒或表面势垒的半导体器件;具有至少一个电位跃变势垒或表面势垒,例如PN结耗尽层或载流子集结层的电容器或电阻器;半导体本体或其电极的零部件
66
按半导体器件的类型区分的
68
只能通过对一个不通有待整流、放大或切换的电流的电极供给电流或施加电位方可进行控制的
76
单极器件
772
场效应晶体管
78
由绝缘栅产生场效应的
786
薄膜晶体管
G PHYSICS
02
光学
F
用于控制光的强度、颜色、相位、偏振或方向的器件或装置,例如转换、选通、调制或解调,上述器件或装置的光学操作是通过改变器件或装置的介质的光学性质来修改的;用于上述操作的技术或工艺;变频;非线性光学;光学逻辑元件;光学模拟/数字转换器
1
控制来自独立光源的光的强度、颜色、相位、偏振或方向的器件或装置,例如,转换、选通或调制;非线性光学
01
对强度、相位、偏振或颜色的控制
13
基于液晶的,例如单位液晶显示单元
133
构造上的设备;液晶单元的工作;电路装置
136
结构上与一半导体层或基片相结合的液晶单元,例如形成集成电路部分的液晶单元
1362
有源矩阵寻址单元
1368
其中开关元件为三电极装置
申请人:
シャープ株式会社 SHARP KABUSHIKI KAISHA [JP/JP]; 大阪府堺市堺区匠町1番地 1, Takumi-cho, Sakai-ku, Sakai City, Osaka 5908522, JP
发明人:
岡部 達 OKABE, Tohru; --
田中 哲憲 TANAKA, Tetsunori; --
家根田 剛士 YANEDA, Takeshi; --
代理人:
特許業務法人HARAKENZO WORLD PATENT & TRADEMARK HARAKENZO WORLD PATENT & TRADEMARK; 大阪府大阪市北区天神橋2丁目北2番6号 大和南森町ビル Daiwa Minamimorimachi Building, 2-6, Tenjinbashi 2-chome Kita, Kita-ku, Osaka-shi, Osaka 5300041, JP
优先权数据:
标题 (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET PROCÉDÉ DE FABRICATION D'UN DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置および半導体装置の製造方法
摘要:
(EN) A semiconductor device (10) provided to a pixel circuit of a display apparatus (1) includes, sequentially from the lower side: a substrate (11); a LTPS layer (135SLA); a first gate insulating layer (14); a first metal layer (145GA, 145GB); a first planarization layer (15); a second insulating layer (16); an oxide semiconductor layer (165SLB); a second metal layer (165SB, 165DB), a passivation layer (17); and a third metal layer (165CA). A gate electrode (145GA) of a LTPS-TFT (10A) and a gate electrode (145GB) of an oxide semiconductor TFT (10B) are formed by the first metal layer.
(FR) L'invention concerne un dispositif à semi-conducteur (10) disposé sur un circuit de pixel d'un appareil d'affichage (1) comprenant, de manière séquentielle à partir du côté inférieur : un substrat (11); une couche LTPS (135SLA); une première couche d'isolation de grille (14); une première couche métallique (145GA, 145GB); une première couche de planarisation (15); une seconde couche d'isolation (16); une couche semi-conductrice d'oxyde (165SLB); une seconde couche métallique (165SB, 165DB), une couche de passivation (17); et une troisième couche métallique (165CA). Une électrode de grille (145GA) d'un LTPS-TFT (10A) et une électrode de grille (145GB) d'un TFT à semi-conducteur à oxyde (10B) sont formées par la première couche métallique.
(JA) 表示装置(1)の画素回路に設けられる半導体装置(10)は、下側から順に、基板(11)と、LTPS層(135SLA)と、第1ゲート絶縁層(14)と、第1金属層(145GA・145GB)と、第1平坦化層(15)と、第2ゲート絶縁層(16)と、酸化物半導体層(165SLB)半導体層と、第2金属層(165SB・165DB)と、パッシベーション層(17)と、第3金属層(165CA)と、を含む。LTPS-TFT(10A)のゲート電極(145GA)と酸化物半導体TFT(10B)のゲート電極(145GB)とは、第1金属層により形成される。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
非洲地区知识产权组织 (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
欧亚专利局 (EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧洲专利局 (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
非洲知识产权组织 (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
公布语言: 日语 (JA)
申请语言: 日语 (JA)