此应用程序的某些内容目前无法使用。
如果这种情况持续存在,请联系我们反馈与联系
1. (WO2018159389) TFT SUBSTRATE, SCANNING ANTENNA PROVIDED WITH TFT SUBSTRATE, AND METHOD FOR MANUFACTURING TFT SUBSTRATE
Document

明 細 書

発明の名称 TFT基板、TFT基板を備えた走査アンテナ、およびTFT基板の製造方法

技術分野

0001  

背景技術

0002   0003   0004  

先行技術文献

特許文献

0005  

非特許文献

0006  

発明の概要

発明が解決しようとする課題

0007   0008  

課題を解決するための手段

0009   0010   0011   0012   0013   0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026  

発明の効果

0027  

図面の簡単な説明

0028  

発明を実施するための形態

0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067   0068   0069   0070   0071   0072   0073   0074   0075   0076   0077   0078   0079   0080   0081   0082   0083   0084   0085   0086   0087   0088   0089   0090   0091   0092   0093   0094   0095   0096   0097   0098   0099   0100   0101   0102   0103   0104   0105   0106   0107   0108   0109   0110   0111   0112   0113   0114   0115   0116   0117   0118   0119   0120   0121   0122   0123   0124   0125   0126   0127   0128   0129   0130   0131   0132   0133   0134   0135   0136   0137   0138   0139   0140   0141   0142   0143   0144   0145   0146   0147   0148   0149   0150   0151   0152   0153   0154   0155   0156   0157   0158   0159   0160   0161   0162   0163   0164   0165   0166   0167   0168   0169   0170   0171   0172   0173   0174   0175   0176   0177   0178   0179   0180   0181   0182   0183   0184   0185   0186   0187   0188   0189   0190   0191   0192   0193   0194   0195   0196   0197   0198   0199   0200   0201   0202   0203   0204   0205   0206   0207   0208   0209   0210   0211   0212   0213   0214   0215   0216   0217   0218   0219   0220   0221   0222   0223   0224   0225   0226   0227   0228   0229   0230   0231   0232   0233   0234   0235   0236   0237   0238   0239   0240   0241   0242   0243   0244   0245   0246   0247   0248   0249   0250   0251   0252   0253   0254   0255   0256   0257   0258   0259   0260   0261   0262   0263   0264   0265   0266   0267   0268   0269   0270   0271   0272   0273   0274   0275   0276   0277   0278   0279   0280   0281   0282   0283   0284   0285   0286   0287   0288   0289   0290   0291   0292   0293   0294   0295   0296   0297   0298   0299   0300   0301   0302   0303   0304   0305   0306   0307   0308   0309   0310   0311   0312   0313   0314   0315   0316   0317   0318   0319   0320   0321   0322   0323   0324   0325   0326   0327   0328   0329   0330   0331   0332   0333   0334   0335   0336   0337   0338   0339   0340   0341   0342   0343   0344   0345   0346   0347   0348   0349   0350   0351   0352   0353   0354   0355   0356   0357   0358   0359   0360   0361   0362   0363   0364   0365   0366   0367   0368   0369   0370   0371   0372   0373   0374   0375   0376   0377   0378   0379   0380   0381   0382   0383   0384   0385   0386   0387   0388   0389   0390   0391   0392   0393   0394   0395   0396   0397   0398   0399   0400   0401   0402   0403   0404   0405   0406   0407   0408   0409   0410   0411   0412   0413   0414   0415   0416   0417   0418   0419   0420   0421   0422   0423   0424   0425   0426   0427   0428   0429   0430   0431   0432   0433   0434   0435   0436   0437   0438   0439   0440   0441   0442   0443   0444   0445   0446   0447   0448   0449   0450   0451   0452   0453   0454   0455   0456   0457   0458   0459   0460   0461   0462   0463   0464   0465   0466   0467   0468   0469   0470   0471   0472   0473   0474   0475   0476   0477   0478  

産業上の利用可能性

0479  

符号の説明

0480  

請求の範囲

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16   17   18  

図面

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16   17   18   19   20   21   22   23   24   25   26   27   28   29   30   31   32   33   34   35   36   37   38   39  

明 細 書

発明の名称 : TFT基板、TFT基板を備えた走査アンテナ、およびTFT基板の製造方法

技術分野

[0001]
 本発明は、走査アンテナに関し、特に、アンテナ単位(「素子アンテナ」ということもある。)が液晶容量を有する走査アンテナ(「液晶アレイアンテナ」ということもある。)、そのような走査アンテナに用いられるTFT基板、およびそのようなTFT基板の製造方法に関する。

背景技術

[0002]
 移動体通信や衛星放送用のアンテナは、ビームの方向を変えられる(「ビーム走査」または「ビームステアリング」と言われる。)機能を必要とする。このような機能を有するアンテナ(以下、「走査アンテナ(scanned antenna)」という。)として、アンテナ単位を備えるフェイズドアレイアンテナが知られている。しかしながら、従来のフェイズドアレイアンテナは高価であり、民生品への普及の障害となっている。特に、アンテナ単位の数が増えると、コストが著しく上昇する。
[0003]
 そこで、液晶材料(ネマチック液晶、高分子分散液晶を含む)の大きな誘電異方性(複屈折率)を利用した走査アンテナが提案されている(特許文献1~5および非特許文献1)。液晶材料の誘電率は周波数分散を有するので、本明細書において、マイクロ波の周波数帯における誘電率(「マイクロ波に対する誘電率」ということもある。)を特に「誘電率M(ε M)」と表記することにする。
[0004]
 特許文献3および非特許文献1には、液晶表示装置(以下、「LCD」という。)の技術を利用することによって低価格な走査アンテナが得られると記載されている。

先行技術文献

特許文献

[0005]
特許文献1 : 特開2007-116573号公報
特許文献2 : 特開2007-295044号公報
特許文献3 : 特表2009-538565号公報
特許文献4 : 特表2013-539949号公報
特許文献5 : 国際公開第2015/126550号

非特許文献

[0006]
非特許文献1 : R. A. Stevenson et al., ”Rethinking Wireless Communications:Advanced Antenna Design using LCD Technology”, SID 2015 DIGEST, pp.827-830.
非特許文献2 : M. ANDO et al., ”A Radial Line Slot Antenna for 12GHz Satellite TV Reception”, IEEE Transactions of Antennas and Propagation, Vol. AP-33, No.12, pp. 1347-1353 (1985).

発明の概要

発明が解決しようとする課題

[0007]
 上述したように、LCD技術を適用することによって低価格な走査アンテナを実現すると言うアイデアは知られてはいるものの、LCD技術を利用した走査アンテナの構造、その製造方法、およびその駆動方法を具体的に記載した文献はない。
[0008]
 そこで、本発明は、従来のLCDの製造技術を利用して量産することが可能な走査アンテナ、そのような走査アンテナに用いられるTFT基板、およびそのようなTFT基板の製造方法を提供することを目的とする。

課題を解決するための手段

[0009]
 本発明の実施形態によるTFT基板は、誘電体基板と、前記誘電体基板上に配列された複数のアンテナ単位領域とを有し、前記複数のアンテナ単位領域のそれぞれは、TFTと、前記TFTのドレイン電極に電気的に接続されたパッチ電極とを有し、前記複数のアンテナ単位領域を含む送受信領域と、前記送受信領域以外の領域に位置する非送受信領域とを備えるTFT基板であって、前記誘電体基板に支持され、前記TFTのゲート電極を含むゲートメタル層と、前記ゲートメタル層上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成され、前記TFTのソース電極および前記ドレイン電極を含むソースメタル層と、前記ソースメタル層上に形成された第1絶縁層と、前記第1絶縁層上に形成され、前記パッチ電極を含むパッチメタル層と、前記パッチメタル層上に形成された第2絶縁層と、前記第2絶縁層上に形成された上部導電層とを有し、前記上部導電層は、前記パッチ電極および前記ドレイン電極と電気的に接続されたパッチドレイン接続部を含む。
[0010]
 ある実施形態において、前記TFT基板は、前記第1絶縁層と前記パッチメタル層との間に形成された下部導電層をさらに有する。
[0011]
 ある実施形態において、前記下部導電層は、前記パッチメタル層と直接接触している部分を含む。
[0012]
 ある実施形態において、前記下部導電層は、酸化物導電層を含む。
[0013]
 ある実施形態において、前記パッチメタル層は、Ti、W、Mo、TaおよびNbからなる群から選択される少なくとも1つの元素を含む第1メタル層と、前記第1メタル層上に形成され、Cu、Al、AgおよびAuからなる群から選択される少なくとも1つの元素を含む第2メタル層とを含む。
[0014]
 ある実施形態において、前記上部導電層は、透明導電層を含む第1導電層と、前記第1導電層の下に形成され、Ti層、MoNb層、MoNbNi層、MoW層、W層およびTa層からなる群から選択される少なくとも1つの層から形成されている第2導電層とを含む。
[0015]
 ある実施形態において、前記ゲートメタル層は、前記TFTの前記ゲート電極に接続されたゲートバスラインをさらに含み、前記ソースメタル層は、前記TFTの前記ソース電極に接続されたソースバスラインをさらに含み、前記TFT基板は、前記非送受信領域に配置されたソース-ゲート接続部をさらに有し、前記ソース-ゲート接続部は、前記ゲートメタル層に含まれ、前記ゲートバスラインと電気的に分離されたソース下部接続配線と、前記ソースメタル層に含まれ、前記ソースバスラインに電気的に接続されたソースバスライン接続部と、前記ゲート絶縁層、前記第1絶縁層および前記第2絶縁層に形成され、前記ソース下部接続配線に達する第1コンタクトホールと、前記第1絶縁層および前記第2絶縁層に形成され、前記ソースバスライン接続部に達する第2コンタクトホールと、前記上部導電層に含まれ、前記第1コンタクトホール内で前記ソース下部接続配線と接続されており、前記第2コンタクトホール内で前記ソースバスライン接続部と接続されているソースバスライン上部接続部とを有する。
[0016]
 ある実施形態において、前記TFT基板は、前記非送受信領域に配置されたソース端子部をさらに有し、前記ソース端子部は、前記ゲートメタル層に含まれ、前記ソース下部接続配線と電気的に接続されたソース端子用下部接続部と、前記ゲート絶縁層、前記第1絶縁層および前記第2絶縁層に形成され、前記ソース端子用下部接続部に達する第3コンタクトホールと、前記上部導電層に含まれ、前記第3コンタクトホール内で前記ソース端子用下部接続部と接続されているソース端子用上部接続部とを有する。
[0017]
 ある実施形態において、前記複数のアンテナ単位領域のそれぞれは、前記ソースメタル層に含まれ、前記ドレイン電極と電気的に接続された上部補助容量電極と、前記ゲートメタル層に含まれ、前記ゲート絶縁層を介して前記上部補助容量電極と対向する下部補助容量電極とをさらに有し、前記ゲートメタル層は、前記下部補助容量電極に接続されたCSバスラインをさらに含み、前記TFT基板は、前記非送受信領域に配置されたCS端子部およびトランスファー端子部をさらに有し、前記CS端子部は、前記ゲートメタル層に含まれ、前記CSバスラインと電気的に接続されたCS端子用下部接続部と、前記ゲート絶縁層、前記第1絶縁層および前記第2絶縁層に形成され、前記CS端子用下部接続部に達する第4コンタクトホールと、前記上部導電層に含まれ、前記第4コンタクトホール内で前記CS端子用下部接続部と接続されているCS端子用上部接続部とを有する。
[0018]
 ある実施形態において、前記トランスファー端子部は、前記パッチメタル層に含まれる第1トランスファー端子用下部接続部と、前記第2絶縁層に形成され、前記第1トランスファー端子用下部接続部に達する第5コンタクトホールと、前記上部導電層に含まれ、前記第5コンタクトホール内で前記第1トランスファー端子用下部接続部に接続されている第1トランスファー端子用上部接続部とを有する第1トランスファー端子部を含む。
[0019]
 ある実施形態において、前記第1トランスファー端子用下部接続部は、前記CSバスラインに電気的に接続されている。
[0020]
 ある実施形態において、前記トランスファー端子部は、前記ゲートメタル層に含まれる第2トランスファー端子用下部接続部と、前記ゲート絶縁層および前記第1絶縁層に形成され、前記第2トランスファー端子用下部接続部に達する第6コンタクトホールと、前記下部導電層に含まれ、前記第6コンタクトホール内で前記第2トランスファー端子用下部接続部に接続されている第2トランスファー端子用第1導電部と、前記パッチメタル層に含まれ、前記第2トランスファー端子用第1導電部上に形成されている第2トランスファー端子用第2導電部と、前記第2絶縁層に形成され、前記第2トランスファー端子用第2導電部に達する第7コンタクトホールと、前記上部導電層に含まれ、前記第7コンタクトホール内で前記第2トランスファー端子用第2導電部に接続されている第2トランスファー端子用上部接続部とを有する第2トランスファー端子部を含む。
[0021]
 ある実施形態において、前記第2トランスファー端子用下部接続部は、前記CSバスラインに電気的に接続されている。
[0022]
 ある実施形態において、前記TFT基板は、前記非送受信領域に配置されたコモン-CS接続部をさらに有し、前記コモン-CS接続部は、前記ゲートメタル層に含まれているCS接続用下部接続部と、前記ゲート絶縁層、前記第1絶縁層および前記第2絶縁層に形成され、前記CS接続用下部接続部に達する第8コンタクトホールと、前記上部導電層に含まれ、前記第8コンタクトホール内で前記CS接続用下部接続部と接続されているCS接続用上部接続部とを有し、前記CS接続用下部接続部は、前記CSバスラインと電気的に接続されており、前記CS接続用上部接続部は、前記第1トランスファー端子用上部接続部と電気的に接続されている。
[0023]
 ある実施形態において、前記CS接続用下部接続部は、前記第2トランスファー端子用下部接続部と電気的に接続されており、前記CS接続用上部接続部は、前記第2トランスファー端子用上部接続部と電気的に接続されている。
[0024]
 本発明の実施形態による走査アンテナは、上記のいずれかのTFT基板と、前記TFT基板と対向するように配置されたスロット基板と、前記TFT基板と前記スロット基板との間に設けられた液晶層と、前記スロット基板の前記液晶層と反対側の表面に誘電体層を介して対向するように配置された反射導電板とを備え、前記スロット基板は、他の誘電体基板と、前記他の誘電体基板の前記液晶層側の表面に形成されたスロット電極とを有し、前記スロット電極は複数のスロットを有し、前記複数のスロットは、前記TFT基板の前記複数のアンテナ単位領域における前記パッチ電極に対応して配置されている。
[0025]
 本発明の実施形態によるTFT基板の製造方法は、上記のいずれかのTFT基板の製造方法であって、前記誘電体基板上に、前記ソース下部接続配線を含む前記ゲートメタル層を形成する工程(a)と、前記ゲートメタル層上にゲート絶縁膜を堆積する工程(b)と、前記ゲート絶縁膜上に、前記ソースバスライン接続部を含む前記ソースメタル層を形成する工程(c)と、前記ソースメタル層上に第1絶縁膜を堆積する工程(d)と、前記第1絶縁膜上にパッチ用導電膜を堆積する工程(e)と、前記パッチ用導電膜をパターニングすることによって前記パッチメタル層を形成する工程(f)と、前記パッチメタル層上に第2絶縁膜を堆積する工程(g)と、前記ゲート絶縁膜、前記第1絶縁膜および前記第2絶縁膜に前記第1コンタクトホールおよび前記第2コンタクトホールを形成する工程(h)とを包含し、前記工程(f)において、前記ソース下部接続配線は前記ゲート絶縁膜および前記第1絶縁膜で覆われており、前記ソースバスライン接続部は前記第1絶縁膜で覆われている。
[0026]
 ある実施形態において、前記工程(h)は、前記ゲート絶縁膜、前記第1絶縁膜および前記第2絶縁膜を一括してエッチングする工程を包含する。

発明の効果

[0027]
 本発明のある実施形態によると、従来のLCDの製造技術を利用して量産することが可能な走査アンテナ、そのような走査アンテナに用いられるTFT基板、およびそのようなTFT基板の製造方法が提供される。

図面の簡単な説明

[0028]
[図1] 第1の実施形態の走査アンテナ1000の一部を模式的に示す断面図である。
[図2] (a)および(b)は、それぞれ、走査アンテナ1000におけるTFT基板101およびスロット基板201を示す模式的な平面図である。
[図3] (a)および(b)は、それぞれ、TFT基板101のアンテナ単位領域Uを模式的に示す断面図および平面図である。
[図4] (a)~(c)は、それぞれ、TFT基板101のゲート端子部GT、ソース端子部STおよびトランスファー端子部PTを模式的に示す断面図である。
[図5] TFT基板101の製造工程の一例を示す図である。
[図6] スロット基板201におけるアンテナ単位領域Uおよび端子部ITを模式的に示す断面図である。
[図7] TFT基板101およびスロット基板201におけるトランスファー部を説明するための模式的な断面図である。
[図8] (a)~(c)は、それぞれ、第2の実施形態におけるTFT基板102のゲート端子部GT、ソース端子部STおよびトランスファー端子部PTを示す断面図である。
[図9] TFT基板102の製造工程の一例を示す図である。
[図10] (a)~(c)は、それぞれ、第3の実施形態におけるTFT基板103のゲート端子部GT、ソース端子部STおよびトランスファー端子部PTを示す断面図である。
[図11] TFT基板103の製造工程の一例を示す図である。
[図12] TFT基板103およびスロット基板203におけるトランスファー部を説明するための模式的な断面図である。
[図13] (a)は、ヒーター用抵抗膜68を有するTFT基板104の模式的な平面図であり、(b)はスロット57およびパッチ電極15のサイズを説明するための模式的な平面図である。
[図14] (a)および(b)は、抵抗加熱構造80aおよび80bの模式的な構造と電流の分布を示す図である。
[図15] (a)~(c)は、抵抗加熱構造80c~80eの模式的な構造と電流の分布を示す図である。
[図16] (a)は、ヒーター用抵抗膜68を有する液晶パネル100Paの模式的な断面図であり、(b)は、ヒーター用抵抗膜68を有する液晶パネル100Pbの模式的な断面図である。
[図17] 本発明の実施形態による走査アンテナの1つのアンテナ単位の等価回路を示す図である。
[図18] (a)~(c)、(e)~(g)は、実施形態の走査アンテナの駆動に用いられる各信号の波形の例を示す図であり、(d)は、ドット反転駆動を行っているLCDパネルの表示信号の波形を示す図である。
[図19] (a)~(e)は、実施形態の走査アンテナの駆動に用いられる各信号の波形の他の例を示す図である。
[図20] (a)~(e)は、実施形態の走査アンテナの駆動に用いられる各信号の波形のさらに他の例を示す図である。
[図21] (a)~(c)は、第4の実施形態におけるTFT基板105を例示する模式的な平面図である。
[図22] (a)~(d)は、TFT基板105の模式的な断面図である。
[図23] (a)~(c)は、TFT基板105の模式的な断面図である。
[図24] (a)~(c)は、第5の実施形態におけるTFT基板106を例示する模式的な平面図である。
[図25] (a)~(d)は、TFT基板106の模式的な断面図である。
[図26] (a)~(d)は、TFT基板106の模式的な断面図である。
[図27] (a)~(e)は、TFT基板106の製造方法の一例を示す工程断面図である。
[図28] (a)~(c)は、TFT基板106の製造方法の一例を示す工程断面図である。
[図29] (a)~(c)は、TFT基板106の製造方法の一例を示す工程断面図である。
[図30] (a)および(b)は、TFT基板106の製造方法の一例を示す工程断面図である。
[図31] (a)~(c)は、第5の実施形態の変形例のTFT基板107を例示する模式的な平面図である。
[図32] (a)~(d)は、TFT基板107の模式的な断面図である。
[図33] (a)~(d)は、TFT基板107の模式的な断面図である。
[図34] (a)~(e)は、TFT基板107の製造方法の一例を示す工程断面図である。
[図35] (a)~(d)は、TFT基板107の製造方法の一例を示す工程断面図である。
[図36] (a)~(c)は、TFT基板107の製造方法の一例を示す工程断面図である。
[図37] (a)および(b)は、TFT基板107の製造方法の一例を示す工程断面図である。
[図38] (a)および(b)は、TFT基板107の製造方法の一例を示す工程断面図である。
[図39] (a)は、従来のLCD900の構造を示す模式図であり、(b)はLCDパネル900aの模式的な断面図である。

発明を実施するための形態

[0029]
 以下、図面を参照して、本発明の実施形態による走査アンテナおよびその製造方法を説明する。以下の説明においては、まず、公知のTFT型LCD(以下、「TFT-LCD」という。)の構造および製造方法を説明する。ただし、LCDの技術分野で周知の事項については説明を省略することがある。TFT-LCDの基本的な技術については、例えば、Liquid Crystals, Applications and Uses, Vol. 1-3(Editor: Birenda Bahadur, Publisher: World Scientific Pub Co Inc)などを参照されたい。参考のために、上記の文献の開示内容の全てを本明細書に援用する。
[0030]
 図39(a)および(b)を参照して、典型的な透過型のTFT-LCD(以下、単に「LCD」という。)900の構造および動作を説明する。ここでは、液晶層の厚さ方向に電圧を印加する縦電界モード(例えば、TNモードや垂直配向モード)のLCD900を例示する。LCDの液晶容量に印加される電圧のフレーム周波数(典型的には極性反転周波数の2倍)は例えば4倍速駆動でも240Hzであり、LCDの液晶容量の誘電体層としての液晶層の誘電率εは、マイクロ波(例えば、衛星放送やKuバンド(12~18GHz)、Kバンド(18~26GHz)、Kaバンド(26~40GHz))に対する誘電率M(ε M)と異なる。
[0031]
 図39(a)に模式的に示すように、透過型のLCD900は、液晶表示パネル900aと、制御回路CNTLと、バックライト(不図示)と、電源回路(不図示)などを備えている。液晶表示パネル900aは、液晶表示セルLCCと、ゲートドライバGDおよびソースドライバSDを含む駆動回路とを含む。駆動回路は、例えば、液晶表示セルLCCのTFT基板910に実装されてもよいし、駆動回路の一部または全部は、TFT基板910に一体化(モノリシック化)されてもよい。
[0032]
 図39(b)に、LCD900が有する液晶表示パネル(以下、「LCDパネル」という。)900aの模式的に断面図を示す。LCDパネル900aは、TFT基板910と、対向基板920と、これらの間に設けられた液晶層930とを有している。TFT基板910および対向基板920は、いずれもガラス基板などの透明基板911、921を有している。透明基板911、921としては、ガラス基板の他、プラスチック基板が用いられることもある。プラスチック基板は、例えば、透明な樹脂(例えばポリエステル)とガラス繊維(例えば不織布)で形成される。
[0033]
 LCDパネル900aの表示領域DRは、マトリクス状に配列された画素Pによって構成されている。表示領域DRの周辺には表示に寄与しない額縁領域FRが形成されている。液晶材料は表示領域DRを包囲するように形成されたシール部(不図示)によって表示領域DR内に封止されている。シール部は、例えば、紫外線硬化性樹脂とスペーサ(例えば樹脂ビーズまたはシリカビーズ)とを含むシール材を硬化させることによって形成され、TFT基板910と対向基板920とを互いに接着、固定する。シール材中のスペーサは、TFT基板910と対向基板920との間隙、すなわち液晶層930の厚さを一定に制御する。液晶層930の厚さの面内ばらつきを抑制するために、表示領域DR内の遮光される部分(例えば配線上)に、柱状スペーサが紫外線硬化性樹脂を用いて形成される。近年、液晶テレビやスマートフォン用のLCDパネルに見られるように、表示に寄与しない額縁領域FRの幅は非常に狭くなっている。
[0034]
 TFT基板910では、透明基板911上に、TFT912、ゲートバスライン(走査線)GL、ソースバスライン(表示信号線)SL、画素電極914、補助容量電極(不図示)、CSバスライン(補助容量線)(不図示)が形成されている。CSバスラインはゲートバスラインと平行に設けられる。あるいは、次段のゲートバスラインをCSバスラインとして用いることもある(CSオンゲート構造)。
[0035]
 画素電極914は、液晶の配向を制御する配向膜(例えばポリイミド膜)に覆われている。配向膜は、液晶層930と接するように設けられる。TFT基板910はバックライト側(観察者とは反対側)に配置されることが多い。
[0036]
 対向基板920は、液晶層930の観察者側に配置されることが多い。対向基板920は、透明基板921上に、カラーフィルタ層(不図示)と、対向電極924と、配向膜(不図示)とを有している。対向電極924は、表示領域DRを構成する複数の画素Pに共通に設けられるので、共通電極とも呼ばれる。カラーフィルタ層は、画素P毎に設けられるカラーフィルタ(例えば、赤フィルタ、緑フィルタ、青フィルタ)と、表示に不要な光を遮光するためのブラックマトリクス(遮光層)とを含む。ブラックマトリクスは、例えば、表示領域DR内の画素Pの間、および額縁領域FRを遮光するように配置される。
[0037]
 TFT基板910の画素電極914と、対向基板920の対向電極924と、これらの間の液晶層930が、液晶容量Clcを構成する。個々の液晶容量が画素に対応する。液晶容量Clcに印加された電圧を保持するために(いわゆる電圧保持率を高くするために)、液晶容量Clcと電気的に並列に接続された補助容量CSが形成されている。補助容量CSは、典型的には、画素電極914と同電位とされる電極と、無機絶縁層(例えばゲート絶縁層(SiO 2層))と、CSバスラインに接続された補助容量電極とで構成される。CSバスラインからは、典型的には、対向電極924と同じ共通電圧が供給される。
[0038]
 液晶容量Clcに印加された電圧(実効電圧)が低下する要因としては、(1)液晶容量Clcの容量値C Clcと、抵抗値Rとの積であるCR時定数に基づくもの、(2)液晶材料中に含まれるイオン性不純物に起因する界面分極、および/または、液晶分子の配向分極などがある。これらのうち、液晶容量ClcのCR時定数による寄与が大きく、液晶容量Clcに電気的に並列に接続された補助容量CSを設けることによって、CR時定数を大きくすることができる。なお、液晶容量Clcの誘電体層である液晶層930の体積抵抗率は、汎用されているネマチック液晶材料の場合、10 12Ω・cmのオーダを超えている。
[0039]
 画素電極914に供給される表示信号は、ゲートバスラインGLにゲートドライバGDから供給される走査信号によって選択されたTFT912がオン状態となったときに、そのTFT912に接続されているソースバスラインSLに供給されている表示信号である。したがって、あるゲートバスラインGLに接続されているTFT912が同時にオン状態となり、その時に、その行の画素PのそれぞれのTFT912に接続されているソースバスラインSLから対応する表示信号が供給される。この動作を、1行目(例えば表示面の最上行)からm行目(例えば表示面の最下行)まで順次に行うことによって、m行の画素行で構成された表示領域DRに1枚の画像(フレーム)が書き込まれ、表示される。画素Pがm行n列にマトリクス状に配列されているとすると、ソースバスラインSLは各画素列に対応して少なくとも1本、合計で少なくともn本設けられる。
[0040]
 このような走査は線順次走査と呼ばれ、1つの画素行が選択されて、次の行が選択されるまでの時間は水平走査期間(1H)と呼ばれ、ある行が選択され、再びその行が選択されるまでの時間は垂直走査期間(1V)またはフレームと呼ばれる。なお、一般に、1V(または1フレーム)は、m本の画素行を全て選択する期間m・Hに、ブランキング期間を加えたものとなる。
[0041]
 例えば、入力映像信号がNTSC信号の場合、従来のLCDパネルの1V(=1フレーム)は、1/60sec(16.7msec)であった。NTSC信号はインターレース信号であり、フレーム周波数は30Hzで、フィールド周波数は60Hzであるが、LCDパネルにおいては各フィールドで全ての画素に表示信号を供給する必要があるので、1V=(1/60)secで駆動する(60Hz駆動)。なお、近年では、動画表示特性を改善するために、2倍速駆動(120Hz駆動、1V=(1/120)sec)で駆動されるLCDパネルや、3D表示のために4倍速(240Hz駆動、1V=(1/240)sec)で駆動されるLCDパネルもある。
[0042]
 液晶層930に直流電圧が印加されると実効電圧が低下し、画素Pの輝度が低下する。この実効電圧の低下には、上記の界面分極および/または配向分極の寄与があるので、補助容量CSを設けても完全に防止することは難しい。例えば、ある中間階調に対応する表示信号を全ての画素にフレーム毎に書き込むと、フレーム毎に輝度が変動し、フリッカーとして観察される。また、液晶層930に長時間にわたって直流電圧が印加されると液晶材料の電気分解が起こることがある。また、不純物イオンが片側の電極に偏析し、液晶層に実効的な電圧が印加されなくなり、液晶分子が動かなくなることもある。これらを防止するために、LCDパネル900aはいわゆる、交流駆動される。典型的には、表示信号の極性を1フレーム毎(1垂直走査期間毎)に反転する、フレーム反転駆動が行われる。例えば、従来のLCDパネルでは、1/60sec毎に極性反転が行われている(極性反転の周期は30Hz)。
[0043]
 また、1フレーム内においても印加される電圧の極性の異なる画素を均一に分布させるために、ドット反転駆動またはライン反転駆動などが行われている。これは、正極性と負極性とで、液晶層に印加される実効電圧の大きさを完全に一致させることが難しいからである。例えば、液晶材料の体積抵抗率が10 12Ω・cmのオーダ超であれば、1/60sec毎に、ドット反転またはライン反転駆動を行えば、フリッカーはほとんど視認されない。
[0044]
 LCDパネル900aにおける走査信号および表示信号は、制御回路CNTLからゲートドライバGDおよびソースドライバSDに供給される信号に基づいて、ゲートドライバGDおよびソースドライバSDからゲートバスラインGLおよびソースバスラインSLにそれぞれ供給される。例えば、ゲートドライバGDおよびソースドライバSDは、それぞれ、TFT基板910に設けられた対応する端子に接続されている。ゲートドライバGDおよびソースドライバSDは、例えば、ドライバICとしてTFT基板910の額縁領域FRに実装されることもあるし、TFT基板910の額縁領域FRにモノリシックに形成されることもある。
[0045]
 対向基板920の対向電極924は、トランスファー(転移)と呼ばれる導電部(不図示)を介して、TFT基板910の端子(不図示)に電気的に接続される。トランスファーは、例えば、シール部と重なるように、あるいは、シール部の一部に導電性を付与することによって形成される。額縁領域FRを狭くするためである。対向電極924には、制御回路CNTLから、直接または間接的に共通電圧が供給される。典型的には、共通電圧は、上述したように、CSバスラインにも供給される。
[0046]
 [走査アンテナの基本構造]
 液晶材料の大きな誘電率M(ε M)の異方性(複屈折率)を利用したアンテナ単位を用いた走査アンテナは、LCDパネルの画素に対応付けられるアンテナ単位の各液晶層に印加する電圧を制御し、各アンテナ単位の液晶層の実効的な誘電率M(ε M)を変化させることによって、静電容量の異なるアンテナ単位で2次元的なパターンを形成する(LCDによる画像の表示に対応する。)。アンテナから出射される、または、アンテナによって受信される電磁波(例えば、マイクロ波)には、各アンテナ単位の静電容量に応じた位相差が与えられ、静電容量の異なるアンテナ単位によって形成された2次元的なパターンに応じて、特定の方向に強い指向性を有することになる(ビーム走査)。例えば、アンテナから出射される電磁波は、入力電磁波が各アンテナ単位に入射し、各アンテナ単位で散乱された結果得られる球面波を、各アンテナ単位によって与えられる位相差を考慮して積分することによって得られる。各アンテナ単位が、「フェイズシフター:phase shifter」として機能していると考えることもできる。液晶材料を用いた走査アンテナの基本的な構造および動作原理については、特許文献1~4および非特許文献1、2を参照されたい。非特許文献2は、らせん状のスロットが配列された走査アンテナの基本的な構造を開示している。参考のために、特許文献1~4および非特許文献1、2の開示内容の全てを本明細書に援用する。
[0047]
 なお、本発明の実施形態による走査アンテナにおけるアンテナ単位はLCDパネルの画素に類似してはいるものの、LCDパネルの画素の構造とは異なっているし、複数のアンテナ単位の配列もLCDパネルにおける画素の配列とは異なっている。後に詳細に説明する第1の実施形態の走査アンテナ1000を示す図1を参照して、本発明の実施形態による走査アンテナの基本構造を説明する。走査アンテナ1000は、スロットが同心円状に配列されたラジアルインラインスロットアンテナであるが、本発明の実施形態による走査アンテナはこれに限られず、例えば、スロットの配列は、公知の種々の配列であってよい。特に、スロットおよび/またはアンテナ単位の配列について、特許文献5の全ての開示内容を参考のために本明細書に援用する。
[0048]
 図1は、本実施形態の走査アンテナ1000の一部を模式的に示す断面図であり、同心円状に配列されたスロットの中心近傍に設けられた給電ピン72(図2(b)参照)から半径方向に沿った断面の一部を模式的に示す。
[0049]
 走査アンテナ1000は、TFT基板101と、スロット基板201と、これらの間に配置された液晶層LCと、スロット基板201と、空気層54を介して対向するように配置された反射導電板65とを備えている。走査アンテナ1000は、TFT基板101側からマイクロ波を送受信する。
[0050]
 TFT基板101は、ガラス基板などの誘電体基板1と、誘電体基板1上に形成された複数のパッチ電極15と、複数のTFT10とを有している。各パッチ電極15は、対応するTFT10に接続されている。各TFT10は、ゲートバスラインとソースバスラインとに接続されている。
[0051]
 スロット基板201は、ガラス基板などの誘電体基板51と、誘電体基板51の液晶層LC側に形成されたスロット電極55とを有している。スロット電極55は複数のスロット57を有している。
[0052]
 スロット基板201と、空気層54を介して対向するように反射導電板65が配置されている。空気層54に代えて、マイクロ波に対する誘電率Mが小さい誘電体(例えば、PTFEなどのフッ素樹脂)で形成された層を用いることができる。スロット電極55と反射導電板65と、これらの間の誘電体基板51および空気層54とが導波路301として機能する。
[0053]
 パッチ電極15と、スロット57を含むスロット電極55の部分と、これらの間の液晶層LCとがアンテナ単位Uを構成する。各アンテナ単位Uにおいて、1つのパッチ電極15が1つのスロット57を含むスロット電極55の部分と液晶層LCを介して対向しており、液晶容量を構成している。パッチ電極15とスロット電極55とが液晶層LCを介して対向する構造は、図39に示したLCDパネル900aの画素電極914と対向電極924とが液晶層930を介して対向する構造と似ている。すなわち、走査アンテナ1000のアンテナ単位Uと、LCDパネル900aにおける画素Pとは似た構成を有している。また、アンテナ単位は、液晶容量と電気的に並列に接続された補助容量(図13(a)、図17参照)を有している点でもLCDパネル900aにおける画素Pと似た構成を有している。しかしながら、走査アンテナ1000は、LCDパネル900aと多くの相違点を有している。
[0054]
 まず、走査アンテナ1000の誘電体基板1、51に求められる性能は、LCDパネルの基板に求められる性能と異なる。
[0055]
 一般にLCDパネルには、可視光に透明な基板が用いられ、例えば、ガラス基板またはプラスチック基板が用いられる。反射型のLCDパネルにおいては、背面側の基板には透明性が必要ないので、半導体基板が用いられることもある。これに対し、アンテナ用の誘電体基板1、51としては、マイクロ波に対する誘電損失(マイクロ波に対する誘電正接をtanδ Mと表すことにする。)が小さいことが好ましい。誘電体基板1、51のtanδ Mは、概ね0.03以下であることが好ましく、0.01以下がさらに好ましい。具体的には、ガラス基板またはプラスチック基板を用いることができる。ガラス基板はプラスチック基板よりも寸法安定性、耐熱性に優れ、TFT、配線、電極等の回路要素をLCD技術を用いて形成するのに適している。例えば、導波路を形成する材料が空気とガラスである場合、ガラスの方が上記誘電損失が大きいため、ガラスがより薄い方が導波ロスを減らすことができるとの観点から、好ましくは400μm以下であり、300μm以下がさらに好ましい。下限は特になく、製造プロセスにおいて、割れることなくハンドリングできればよい。
[0056]
 電極に用いられる導電材料も異なる。LCDパネルの画素電極や対向電極には透明導電膜としてITO膜が用いられることが多い。しかしながら、ITOはマイクロ波に対するtanδ Mが大きく、アンテナにおける導電層として用いることができない。スロット電極55は、反射導電板65とともに導波路301の壁として機能する。したがって、導波路301の壁におけるマイクロ波の透過を抑制するためには、導波路301の壁の厚さ、すなわち、金属層(Cu層またはAl層)の厚さは大きいことが好ましい。金属層の厚さが表皮深さの3倍であれば、電磁波は1/20(-26dB)に減衰され、5倍であれば1/150(-43dB)程度に減衰されることが知られている。したがって、金属層の厚さが表皮深さの5倍であれば、電磁波の透過率を1%に低減することができる。例えば、10GHzのマイクロ波に対しては、厚さが3.3μm以上のCu層、および厚さが4.0μm以上のAl層を用いると、マイクロ波を1/150まで低減することができる。また、30GHzのマイクロ波に対しては、厚さが1.9μm以上のCu層、および厚さが2.3μm以上のAl層を用いると、マイクロ波を1/150まで低減することができる。このように、スロット電極55は、比較的厚いCu層またはAl層で形成することが好ましい。Cu層またはAl層の厚さに上限は特になく、成膜時間やコストを考慮して、適宜設定され得る。Cu層を用いると、Al層を用いるよりも薄くできるという利点が得られる。比較的厚いCu層またはAl層の形成は、LCDの製造プロセスで用いられる薄膜堆積法だけでなく、Cu箔またはAl箔を基板に貼り付ける等、他の方法を採用することもできる。金属層の厚さは、例えば、2μm以上30μm以下である。薄膜堆積法を用いて形成する場合、金属層の厚さは5μm以下であることが好ましい。なお、反射導電板65は、例えば、厚さが数mmのアルミニウム板、銅板などを用いることができる。
[0057]
 パッチ電極15は、スロット電極55のように導波路301を構成する訳ではないので、スロット電極55よりも厚さが小さいCu層またはAl層を用いることができる。ただし、スロット電極55のスロット57付近の自由電子の振動がパッチ電極15内の自由電子の振動を誘起する際に熱に変わるロスを避けるために、抵抗が低い方が好ましい。量産性の観点からはCu層よりもAl層を用いることが好ましく、Al層の厚さは例えば0.3μm以上2μm以下が好ましい。
[0058]
 また、アンテナ単位Uの配列ピッチは、画素ピッチと大きく異なる。例えば、12GHz(Ku band)のマイクロ波用のアンテナを考えると、波長λは、例えば25mmである。そうすると、特許文献4に記載されているように、アンテナ単位Uのピッチはλ/4以下および/またはλ/5以下であるので、6.25mm以下および/または5mm以下ということになる。これはLCDパネルの画素のピッチと比べて10倍以上大きい。したがって、アンテナ単位Uの長さおよび幅もLCDパネルの画素長さおよび幅よりも約10倍大きいことになる。
[0059]
 もちろん、アンテナ単位Uの配列はLCDパネルにおける画素の配列と異なり得る。ここでは、同心円状に配列した例(例えば、特開2002-217640号公報参照)を示すが、これに限られず、例えば、非特許文献2に記載されているように、らせん状に配列されてもよい。さらに、特許文献4に記載されているようにマトリクス状に配列してもよい。
[0060]
 走査アンテナ1000の液晶層LCの液晶材料に求められる特性は、LCDパネルの液晶材料に求められる特性と異なる。LCDパネルは画素の液晶層の屈折率変化によって、可視光(波長380nm~830nm)の偏光に位相差を与えることによって、偏光状態を変化させる(例えば、直線偏光の偏光軸方向を回転させる、または、円偏光の円偏光度を変化させる)ことによって、表示を行う。これに対して実施形態による走査アンテナ1000は、アンテナ単位Uが有する液晶容量の静電容量値を変化させることによって、各パッチ電極から励振(再輻射)されるマイクロ波の位相を変化させる。したがって、液晶層は、マイクロ波に対する誘電率M(ε M)の異方性(Δε M)が大きいことが好ましく、tanδ Mは小さいことが好ましい。例えば、M. Wittek et al., SID 2015 DIGESTpp.824-826に記載のΔε Mが4以上で、tanδ Mが0.02以下(いずれも19Gzの値)を好適に用いることができる。この他、九鬼、高分子55巻8月号pp.599-602(2006)に記載のΔε Mが0.4以上、tanδ Mが0.04以下の液晶材料を用いることができる。
[0061]
 一般に液晶材料の誘電率は周波数分散を有するが、マイクロ波に対する誘電異方性Δε Mは、可視光に対する屈折率異方性Δnと正の相関がある。したがって、マイクロ波に対するアンテナ単位用の液晶材料は、可視光に対する屈折率異方性Δnが大きい材料が好ましいと言える。LCD用の液晶材料の屈折率異方性Δnは550nmの光に対する屈折率異方性で評価される。ここでも550nmの光に対するΔn(複屈折率)を指標に用いると、Δnが0.3以上、好ましくは0.4以上のネマチック液晶が、マイクロ波に対するアンテナ単位用に用いられる。Δnに特に上限はない。ただし、Δnが大きい液晶材料は極性が強い傾向にあるので、信頼性を低下させる恐れがある。信頼性の観点からは、Δnは0.4以下であることが好ましい。液晶層の厚さは、例えば、1μm~500μmである。
[0062]
 以下、本発明の実施形態による走査アンテナの構造および製造方法をより詳細に説明する。
[0063]
 (第1の実施形態)
 まず、図1および図2を参照する。図1は詳述した様に走査アンテナ1000の中心付近の模式的な部分断面図であり、図2(a)および(b)は、それぞれ、走査アンテナ1000におけるTFT基板101およびスロット基板201を示す模式的な平面図である。
[0064]
 走査アンテナ1000は2次元に配列された複数のアンテナ単位Uを有しており、ここで例示する走査アンテナ1000では、複数のアンテナ単位が同心円状に配列されている。以下の説明においては、アンテナ単位Uに対応するTFT基板101の領域およびスロット基板201の領域を「アンテナ単位領域」と呼び、アンテナ単位と同じ参照符号Uを付すことにする。また、図2(a)および(b)に示す様に、TFT基板101およびスロット基板201において、2次元的に配列された複数のアンテナ単位領域によって画定される領域を「送受信領域R1」と呼び、送受信領域R1以外の領域を「非送受信領域R2」と呼ぶ。非送受信領域R2には、端子部、駆動回路などが設けられる。
[0065]
 図2(a)は、走査アンテナ1000におけるTFT基板101を示す模式的な平面図である。
[0066]
 図示する例では、TFT基板101の法線方向から見たとき、送受信領域R1はドーナツ状である。非送受信領域R2は、送受信領域R1の中心部に位置する第1非送受信領域R2aと、送受信領域R1の周縁部に位置する第2非送受信領域R2bとを含む。送受信領域R1の外径は、例えば200mm~1500mmで、通信量などに応じて設定される。
[0067]
 TFT基板101の送受信領域R1には、誘電体基板1に支持された複数のゲートバスラインGLおよび複数のソースバスラインSLが設けられ、これらの配線によってアンテナ単位領域Uが規定されている。アンテナ単位領域Uは、送受信領域R1において、例えば同心円状に配列されている。アンテナ単位領域Uのそれぞれは、TFTと、TFTに電気的に接続されたパッチ電極とを含んでいる。TFTのソース電極はソースバスラインSLに、ゲート電極はゲートバスラインGLにそれぞれ電気的に接続されている。また、ドレイン電極は、パッチ電極と電気的に接続されている。
[0068]
 非送受信領域R2(R2a、R2b)には、送受信領域R1を包囲するようにシール領域Rsが配置されている。シール領域Rsにはシール材(不図示)が付与されている。シール材は、TFT基板101およびスロット基板201を互いに接着させるとともに、これらの基板101、201の間に液晶を封入する。
[0069]
 非送受信領域R2のうちシール領域Rsの外側には、ゲート端子部GT、ゲートドライバGD、ソース端子部STおよびソースドライバSDが設けられている。ゲートバスラインGLのそれぞれはゲート端子部GTを介してゲートドライバGDに接続されている。ソースバスラインSLのそれぞれはソース端子部STを介してソースドライバSDに接続されている。なお、この例では、ソースドライバSDおよびゲートドライバGDは誘電体基板1上に形成されているが、これらのドライバの一方または両方は他の誘電体基板上に設けられていてもよい。
[0070]
 非送受信領域R2には、また、複数のトランスファー端子部PTが設けられている。トランスファー端子部PTは、スロット基板201のスロット電極55(図2(b))と電気的に接続される。本明細書では、トランスファー端子部PTとスロット電極55との接続部を「トランスファー部」と称する。図示するように、トランスファー端子部PT(トランスファー部)は、シール領域Rs内に配置されてもよい。この場合、シール材として導電性粒子を含有する樹脂を用いてもよい。これにより、TFT基板101とスロット基板201との間に液晶を封入させるとともに、トランスファー端子部PTとスロット基板201のスロット電極55との電気的な接続を確保できる。この例では、第1非送受信領域R2aおよび第2非送受信領域R2bの両方にトランスファー端子部PTが配置されているが、いずれか一方のみに配置されていてもよい。
[0071]
 なお、トランスファー端子部PT(トランスファー部)は、シール領域Rs内に配置されていなくてもよい。例えば非送受信領域R2のうちシール領域Rsの外側に配置されていてもよい。
[0072]
 図2(b)は、走査アンテナ1000におけるスロット基板201を例示する模式的な平面図であり、スロット基板201の液晶層LC側の表面を示している。
[0073]
 スロット基板201では、誘電体基板51上に、送受信領域R1および非送受信領域R2に亘ってスロット電極55が形成されている。
[0074]
 スロット基板201の送受信領域R1では、スロット電極55には複数のスロット57が配置されている。スロット57は、TFT基板101におけるアンテナ単位領域Uに対応して配置されている。図示する例では、複数のスロット57は、ラジアルインラインスロットアンテナを構成するように、互いに概ね直交する方向に延びる一対のスロット57が同心円状に配列されている。互いに概ね直交するスロットを有するので、走査アンテナ1000は、円偏波を送受信することができる。
[0075]
 非送受信領域R2には、複数の、スロット電極55の端子部ITが設けられている。端子部ITは、TFT基板101のトランスファー端子部PT(図2(a))と電気的に接続される。この例では、端子部ITは、シール領域Rs内に配置されており、導電性粒子を含有するシール材によって対応するトランスファー端子部PTと電気的に接続される。
[0076]
 また、第1非送受信領域R2aにおいて、スロット基板201の裏面側に給電ピン72が配置されている。給電ピン72によって、スロット電極55、反射導電板65および誘電体基板51で構成された導波路301にマイクロ波が挿入される。給電ピン72は給電装置70に接続されている。給電は、スロット57が配列された同心円の中心から行う。給電の方式は、直結給電方式および電磁結合方式のいずれであってもよく、公知の給電構造を採用することができる。
[0077]
 図2(a)および(b)では、シール領域Rsは、送受信領域R1を含む比較的狭い領域を包囲するように設けた例を示したが、これに限られない。特に、送受信領域R1の外側に設けられるシール領域Rsは、送受信領域R1から一定以上の距離を持つように、例えば、誘電体基板1および/または誘電体基板51の辺の近傍に設けてもよい。もちろん、非送受信領域R2に設けられる、例えば端子部や駆動回路は、シール領域Rsの外側(すなわち、液晶層が存在しない側)に形成してもよい。送受信領域R1から一定以上の離れた位置にシール領域Rsを形成することによって、シール材(特に、硬化性樹脂)に含まれている不純物(特にイオン性不純物)の影響を受けてアンテナ特性が低下することを抑制することができる。
[0078]
 以下、図面を参照して、走査アンテナ1000の各構成要素をより詳しく説明する。
[0079]
 <TFT基板101の構造>
 ・アンテナ単位領域U
 図3(a)および(b)は、それぞれ、TFT基板101のアンテナ単位領域Uを模式的に示す断面図および平面図である。
[0080]
 アンテナ単位領域Uのそれぞれは、誘電体基板(不図示)と、誘電体基板に支持されたTFT10と、TFT10を覆う第1絶縁層11と、第1絶縁層11上に形成され、TFT10に電気的に接続されたパッチ電極15と、パッチ電極15を覆う第2絶縁層17とを備える。TFT10は、例えば、ゲートバスラインGLおよびソースバスラインSLの交点近傍に配置されている。
[0081]
 TFT10は、ゲート電極3G、島状の半導体層5、ゲート電極3Gと半導体層5との間に配置されたゲート絶縁層4、ソース電極7Sおよびドレイン電極7Dを備える。TFT10の構造は特に限定しない。この例では、TFT10は、ボトムゲート構造を有するチャネルエッチ型のTFTである。
[0082]
 ゲート電極3Gは、ゲートバスラインGLに電気的に接続されており、ゲートバスラインGLから走査信号を供給される。ソース電極7Sは、ソースバスラインSLに電気的に接続されており、ソースバスラインSLからデータ信号を供給される。ゲート電極3GおよびゲートバスラインGLは同じ導電膜(ゲート用導電膜)から形成されていてもよい。ソース電極7S、ドレイン電極7DおよびソースバスラインSLは同じ導電膜(ソース用導電膜)から形成されていてもよい。ゲート用導電膜およびソース用導電膜は、例えば金属膜である。本明細書では、ゲート用導電膜を用いて形成された層(レイヤー)を「ゲートメタル層」、ソース用導電膜を用いて形成された層を「ソースメタル層」と呼ぶことがある。
[0083]
 半導体層5は、ゲート絶縁層4を介してゲート電極3Gと重なるように配置されている。図示する例では、半導体層5上に、ソースコンタクト層6Sおよびドレインコンタクト層6Dが形成されている。ソースコンタクト層6Sおよびドレインコンタクト層6Dは、それぞれ、半導体層5のうちチャネルが形成される領域(チャネル領域)の両側に配置されている。半導体層5は真性アモルファスシリコン(i-a-Si)層であり、ソースコンタクト層6Sおよびドレインコンタクト層6Dはn +型アモルファスシリコン(n +-a-Si)層であってもよい。
[0084]
 ソース電極7Sは、ソースコンタクト層6Sに接するように設けられ、ソースコンタクト層6Sを介して半導体層5に接続されている。ドレイン電極7Dは、ドレインコンタクト層6Dに接するように設けられ、ドレインコンタクト層6Dを介して半導体層5に接続されている。
[0085]
 第1絶縁層11は、TFT10のドレイン電極7Dに達するコンタクトホールCH1を有している。
[0086]
 パッチ電極15は、第1絶縁層11上およびコンタクトホールCH1内に設けられており、コンタクトホールCH1内で、ドレイン電極7Dと接している。パッチ電極15は、金属層を含む。パッチ電極15は、金属層のみから形成された金属電極であってもよい。パッチ電極15の材料は、ソース電極7Sおよびドレイン電極7Dと同じであってもよい。ただし、パッチ電極15における金属層の厚さ(パッチ電極15が金属電極の場合にはパッチ電極15の厚さ)は、ソース電極7Sおよびドレイン電極7Dの厚さよりも大きくなるように設定される。パッチ電極15における金属層の厚さは、Al層で形成する場合、例えば0.3μm以上に設定される。
[0087]
 ゲートバスラインGLと同じ導電膜を用いて、CSバスラインCLが設けられていてもよい。CSバスラインCLは、ゲート絶縁層4を介してドレイン電極(またはドレイン電極の延長部分)7Dと重なるように配置され、ゲート絶縁層4を誘電体層とする補助容量CSを構成してもよい。
[0088]
 ゲートバスラインGLよりも誘電体基板側に、アライメントマーク(例えば金属層)21と、アライメントマーク21を覆う下地絶縁膜2とが形成されていてもよい。アライメントマーク21は、1枚のガラス基板から例えばm枚のTFT基板を作製する場合において、フォトマスク枚がn枚(n<m)であると、各露光工程を複数回に分けて行う必要が生じる。このようにフォトマスクの枚数(n枚)が1枚のガラス基板1から作製されるTFT基板101の枚数(m枚)よりも少ないとき、フォトマスクのアライメントに用いられる。アライメントマーク21は省略され得る。
[0089]
 本実施形態では、ソースメタル層とは異なる層内にパッチ電極15を形成する。これにより、次のようなメリットが得られる。
[0090]
 ソースメタル層は、通常金属膜を用いて形成されることから、ソースメタル層内にパッチ電極を形成することも考えられる。しかしながら、パッチ電極は、電子の振動を阻害しない程度に低抵抗であることが好ましく、例えば、厚さが0.3μm以上の比較的厚いAl層で形成される。アンテナ性能の観点からは、パッチ電極は厚い方が好ましい。しかしながら、TFTの構成にも依存するが、例えば1μmを超える厚さを有するパッチ電極をソースメタル層で形成すると、所望のパターニング精度が得られないという問題が生じることがある。例えば、ソース電極とドレイン電極との間隙(TFTのチャネル長に相当)を高い精度で制御できないという問題が生じることがある。これに対し、本実施形態では、ソースメタル層とは別個にパッチ電極15を形成するので、ソースメタル層の厚さとパッチ電極15の厚さとを独立して制御できる。したがって、ソースメタル層を形成する際の制御性を確保しつつ、所望の厚さのパッチ電極15を形成できる。
[0091]
 本実施形態では、パッチ電極15の厚さを、ソースメタル層の厚さとは別個に、高い自由度で設定できる。なお、パッチ電極15のサイズは、ソースバスラインSL等ほど厳密に制御される必要がないので、パッチ電極15を厚くすることによって線幅シフト(設計値とのずれ)が大きくなっても構わない。なお、パッチ電極15の厚さとソースメタル層の厚さが等しい場合を排除するものではない。
[0092]
 パッチ電極15は、主層としてCu層またはAl層を含んでもよい。走査アンテナの性能はパッチ電極15の電気抵抗と相関があり、主層の厚さは、所望の抵抗が得られるように設定される。電気抵抗の観点から、Cu層の方がAl層よりもパッチ電極15の厚さを小さくできる可能性がある。
[0093]
 ・ゲート端子部GT、ソース端子部STおよびトランスファー端子部PT
 図4(a)~(c)は、それぞれ、ゲート端子部GT、ソース端子部STおよびトランスファー端子部PTを模式的に示す断面図である。
[0094]
 ゲート端子部GTは、誘電体基板上に形成されたゲートバスラインGL、ゲートバスラインGLを覆う絶縁層、およびゲート端子用上部接続部19gを備えている。ゲート端子用上部接続部19gは、絶縁層に形成されたコンタクトホールCH2内で、ゲートバスラインGLと接している。この例では、ゲートバスラインGLを覆う絶縁層は、誘電体基板側からゲート絶縁層4、第1絶縁層11および第2絶縁層17を含む。ゲート端子用上部接続部19gは、例えば、第2絶縁層17上に設けられた透明導電膜から形成された透明電極である。
[0095]
 ソース端子部STは、誘電体基板上(ここではゲート絶縁層4上)に形成されたソースバスラインSL、ソースバスラインSLを覆う絶縁層、およびソース端子用上部接続部19sを備えている。ソース端子用上部接続部19sは、絶縁層に形成されたコンタクトホールCH3内で、ソースバスラインSLと接している。この例では、ソースバスラインSLを覆う絶縁層は、第1絶縁層11および第2絶縁層17を含む。ソース端子用上部接続部19sは、例えば、第2絶縁層17上に設けられた透明導電膜から形成された透明電極である。
[0096]
 トランスファー端子部PTは、第1絶縁層11上に形成されたパッチ接続部15pと、パッチ接続部15pを覆う第2絶縁層17と、トランスファー端子用上部接続部19pとを有している。トランスファー端子用上部接続部19pは、第2絶縁層17に形成されたコンタクトホールCH4内で、パッチ接続部15pと接している。パッチ接続部15pは、パッチ電極15と同じ導電膜から形成されている。トランスファー端子用上部接続部(上部透明電極ともいう。)19pは、例えば、第2絶縁層17上に設けられた透明導電膜から形成された透明電極である。本実施形態では、各端子部の上部接続部19g、19sおよび19pは、同じ透明導電膜から形成されている。
[0097]
 本実施形態では、第2絶縁層17を形成した後のエッチング工程により、各端子部のコンタクトホールCH2、CH3、CH4を同時に形成することができるという利点がある。詳細な製造プロセスは後述する。
[0098]
 <TFT基板101の製造方法>
 TFT基板101は、例えば以下の方法で製造され得る。図5は、TFT基板101の製造工程を例示する図である。
[0099]
 まず、誘電体基板上に、金属膜(例えばTi膜)を形成し、これをパターニングすることにより、アライメントマーク21を形成する。誘電体基板としては、例えばガラス基板、耐熱性を有するプラスチック基板(樹脂基板)などを用いることができる。次いで、アライメントマーク21を覆うように、下地絶縁膜2を形成する。下地絶縁膜2として、例えばSiO 2膜を用いる。
[0100]
 続いて、下地絶縁膜2上に、ゲート電極3GおよびゲートバスラインGLを含むゲートメタル層を形成する。
[0101]
 ゲート電極3Gは、ゲートバスラインGLと一体的に形成され得る。ここでは、誘電体基板上に、スパッタ法などによって、図示しないゲート用導電膜(厚さ:例えば50nm以上500nm以下)を形成する。次いで、ゲート用導電膜をパターニングすることにより、ゲート電極3GおよびゲートバスラインGLを得る。ゲート用導電膜の材料は特に限定しない。アルミニウム(Al)、タングステン(W)、モリブデン(Mo)、タンタル(Ta)、クロム(Cr)、チタン(Ti)、銅(Cu)等の金属またはその合金、若しくはその金属窒化物を含む膜を適宜用いることができる。ここでは、ゲート用導電膜として、MoN(厚さ:例えば50nm)、Al(厚さ:例えば200nm)およびMoN(厚さ:例えば50nm)をこの順で積層した積層膜を形成する。
[0102]
 次いで、ゲートメタル層を覆うようにゲート絶縁層4を形成する。ゲート絶縁層4は、CVD法等によって形成され得る。ゲート絶縁層4としては、酸化珪素(SiO 2)層、窒化珪素(SiNx)層、酸化窒化珪素(SiOxNy;x>y)層、窒化酸化珪素(SiNxOy;x>y)層等を適宜用いることができる。ゲート絶縁層4は積層構造を有していてもよい。ここでは、ゲート絶縁層4として、SiNx層(厚さ:例えば410nm)を形成する。
[0103]
 次いで、ゲート絶縁層4上に半導体層5およびコンタクト層を形成する。ここでは、真性アモルファスシリコン膜(厚さ:例えば125nm)およびn +型アモルファスシリコン膜(厚さ:例えば65nm)をこの順で形成し、パターニングすることにより、島状の半導体層5およびコンタクト層を得る。半導体層5に用いる半導体膜はアモルファスシリコン膜に限定されない。例えば、半導体層5として酸化物半導体層を形成してもよい。この場合には、半導体層5とソース・ドレイン電極との間にコンタクト層を設けなくてもよい。
[0104]
 次いで、ゲート絶縁層4上およびコンタクト層上にソース用導電膜(厚さ:例えば50nm以上500nm以下)を形成し、これをパターニングすることによって、ソース電極7S、ドレイン電極7DおよびソースバスラインSLを含むソースメタル層を形成する。このとき、コンタクト層もエッチングされ、互いに分離されたソースコンタクト層6Sとドレインコンタクト層6Dとが形成される。
[0105]
 ソース用導電膜の材料は特に限定しない。アルミニウム(Al)、タングステン(W)、モリブデン(Mo)、タンタル(Ta)、クロム(Cr)、チタン(Ti)、銅(Cu)等の金属またはその合金、若しくはその金属窒化物を含む膜を適宜用いることができる。ここでは、ソース用導電膜として、MoN(厚さ:例えば30nm)、Al(厚さ:例えば200nm)およびMoN(厚さ:例えば50nm)をこの順で積層した積層膜を形成する。なお、代わりに、ソース用導電膜として、Ti(厚さ:例えば30nm)、MoN(厚さ:例えば30nm)、Al(厚さ:例えば200nm)およびMoN(厚さ:例えば50nm)をこの順で積層した積層膜を形成してもよい。
[0106]
 ここでは、例えば、スパッタ法でソース用導電膜を形成し、ウェットエッチングによりソース用導電膜のパターニング(ソース・ドレイン分離)を行う。この後、例えばドライエッチングにより、コンタクト層のうち、半導体層5のチャネル領域となる領域上に位置する部分を除去してギャップ部を形成し、ソースコンタクト層6Sおよびドレインコンタクト層6Dとに分離する。このとき、ギャップ部において、半導体層5の表面近傍もエッチングされる(オーバーエッチング)。
[0107]
 なお、例えばソース用導電膜としてTi膜およびAl膜をこの順で積層した積層膜を用いる場合には、例えばリン酸酢酸硝酸水溶液を用いて、ウェットエッチングでAl膜のパターニングを行った後、ドライエッチングでTi膜およびコンタクト層(n +型アモルファスシリコン層)6を同時にパターニングしてもよい。あるいは、ソース用導電膜およびコンタクト層を一括してエッチングすることも可能である。ただし、ソース用導電膜またはその下層とコンタクト層6とを同時にエッチングする場合には、基板全体における半導体層5のエッチング量(ギャップ部の掘れ量)の分布の制御が困難となる場合がある。これに対し、上述したように、ソース・ドレイン分離とギャップ部の形成と別個のエッチング工程で行うと、ギャップ部のエッチング量をより容易に制御できる。
[0108]
 次に、TFT10を覆うように第1絶縁層11を形成する。この例では、第1絶縁層11は、半導体層5のチャネル領域と接するように配置される。また、公知のフォトリソグラフィにより、第1絶縁層11に、ドレイン電極7Dに達するコンタクトホールCH1を形成する。
[0109]
 第1絶縁層11は、例えば、酸化珪素(SiO 2)膜、窒化珪素(SiNx)膜、酸化窒化珪素(SiOxNy;x>y)膜、窒化酸化珪素(SiNxOy;x>y)膜等の無機絶縁層であってもよい。ここでは、第1絶縁層11として、例えばCVD法により、厚さが例えば330nmのSiNx層を形成する。
[0110]
 次いで、第1絶縁層11上およびコンタクトホールCH1内にパッチ用導電膜を形成し、これをパターニングする。これにより、送受信領域R1にパッチ電極15を形成し、非送受信領域R2にパッチ接続部15pを形成する。パッチ電極15は、コンタクトホールCH1内でドレイン電極7Dと接する。なお、本明細書では、パッチ用導電膜から形成された、パッチ電極15、パッチ接続部15pを含む層を「パッチメタル層」と呼ぶことがある。
[0111]
 パッチ用導電膜の材料として、ゲート用導電膜またはソース用導電膜と同様の材料が用いられ得る。ただし、パッチ用導電膜は、ゲート用導電膜およびソース用導電膜よりも厚くなるように設定される。これにより、パッチ電極のシート抵抗を低減させることで、パッチ電極内の自由電子の振動が熱に変わるロスを低減させることが可能になる。パッチ用導電膜の好適な厚さは、例えば、0.3μm以上である。これよりも薄いと、シート抵抗が0.10Ω/sq以上となり、ロスが大きくなるという問題が生じる可能性がある。パッチ用導電膜の厚さは、例えば3μm以下、より好ましくは2μm以下である。これよりも厚いとプロセス中の熱応力により基板の反りが生じる場合がある。反りが大きいと、量産プロセスにおいて、搬送トラブル、基板の欠け、または基板の割れなどの問題が発生することがある。
[0112]
 ここでは、パッチ用導電膜として、MoN(厚さ:例えば50nm)、Al(厚さ:例えば1000nm)およびMoN(厚さ:例えば50nm)をこの順で積層した積層膜(MoN/Al/MoN)を形成する。なお、代わりに、Ti(厚さ:例えば50nm)、MoN(厚さ:例えば50nm)、Al(厚さ:例えば2000nm)およびMoN(厚さ:例えば50nm)をこの順で積層した積層膜(MoN/Al/MoN/Ti)を形成してもよい。あるいは、代わりに、Ti(厚さ:例えば50nm)、MoN(厚さ:例えば50nm)、Al(厚さ:例えば500nm)およびMoN(厚さ:例えば50nm)をこの順で積層した積層膜(MoN/Al/MoN/Ti)を形成してもよい。または、Ti膜、Cu膜およびTi膜をこの順で積層した積層膜(Ti/Cu/Ti)、あるいは、Ti膜およびCu膜をこの順で積層した積層膜(Cu/Ti)を用いてもよい。
[0113]
 次いで、パッチ電極15および第1絶縁層11上に第2絶縁層(厚さ:例えば100nm以上300nm以下)17を形成する。第2絶縁層17としては、特に限定されず、例えば酸化珪素(SiO 2)膜、窒化珪素(SiNx)膜、酸化窒化珪素(SiOxNy;x>y)膜、窒化酸化珪素(SiNxOy;x>y)膜等を適宜用いることができる。ここでは、第2絶縁層17として、例えば厚さ200nmのSiNx層を形成する。
[0114]
 この後、例えばフッ素系ガスを用いたドライエッチングにより、無機絶縁膜(第2絶縁層17、第1絶縁層11およびゲート絶縁層4)を一括してエッチングする。エッチングでは、パッチ電極15、ソースバスラインSLおよびゲートバスラインGLはエッチストップとして機能する。これにより、第2絶縁層17、第1絶縁層11およびゲート絶縁層4に、ゲートバスラインGLに達するコンタクトホールCH2が形成され、第2絶縁層17および第1絶縁層11に、ソースバスラインSLに達するコンタクトホールCH3が形成される。また、第2絶縁層17に、パッチ接続部15pに達するコンタクトホールCH4が形成される。
[0115]
 この例では、無機絶縁膜を一括してエッチングするため、得られたコンタクトホールCH2の側壁では、第2絶縁層17、第1絶縁層11およびゲート絶縁層4の側面が整合し、コンタクトホールCH3の側壁では、第2絶縁層17および第1絶縁層11の側壁が整合する。なお、本明細書において、コンタクトホール内において、異なる2以上の層の「側面が整合する」とは、これらの層におけるコンタクトホール内に露出した側面が、垂直方向に面一である場合のみでなく、連続してテーパー形状などの傾斜面を構成する場合をも含む。このような構成は、例えば、同一のマスクを用いてこれらの層をエッチングする、あるいは、一方の層をマスクとして他方の層のエッチングを行うこと等によって得られる。
[0116]
 次に、第2絶縁層17上、およびコンタクトホールCH2、CH3、CH4内に、例えばスパッタ法により透明導電膜(厚さ:50nm以上200nm以下)を形成する。透明導電膜として、例えばITO(インジウム・錫酸化物)膜、IZO膜、ZnO膜(酸化亜鉛膜)などを用いることができる。ここでは、透明導電膜として、厚さが例えば100nmのITO膜を用いる。
[0117]
 次いで、透明導電膜をパターニングすることにより、ゲート端子用上部接続部19g、ソース端子用上部接続部19sおよびトランスファー端子用上部接続部19pを形成する。ゲート端子用上部接続部19g、ソース端子用上部接続部19sおよびトランスファー端子用上部接続部19pは、各端子部で露出した電極または配線を保護するために用いられる。このようにして、ゲート端子部GT、ソース端子部STおよびトランスファー端子部PTが得られる。
[0118]
 <スロット基板201の構造>
 次いで、スロット基板201の構造をより具体的に説明する。
[0119]
 図6は、スロット基板201におけるアンテナ単位領域Uおよび端子部ITを模式的に示す断面図である。
[0120]
 スロット基板201は、表面および裏面を有する誘電体基板51と、誘電体基板51の表面に形成された第3絶縁層52と、第3絶縁層52上に形成されたスロット電極55と、スロット電極55を覆う第4絶縁層58とを備える。反射導電板65が誘電体基板51の裏面に誘電体層(空気層)54を介して対向するように配置されている。スロット電極55および反射導電板65は導波路301の壁として機能する。
[0121]
 送受信領域R1において、スロット電極55には複数のスロット57が形成されている。スロット57はスロット電極55を貫通する開口である。この例では、各アンテナ単位領域Uに1個のスロット57が配置されている。
[0122]
 第4絶縁層58は、スロット電極55上およびスロット57内に形成されている。第4絶縁層58の材料は、第3絶縁層52の材料と同じであってもよい。第4絶縁層58でスロット電極55を覆うことにより、スロット電極55と液晶層LCとが直接接触しないので、信頼性を高めることができる。スロット電極55がCu層で形成されていると、Cuが液晶層LCに溶出することがある。また、スロット電極55を薄膜堆積技術を用いてAl層で形成すると、Al層にボイドが含まれることがある。第4絶縁層58は、Al層のボイドに液晶材料が侵入するのを防止することができる。なお、Al層をアルミ箔を接着材により誘電体基板51に貼り付け、これをパターニングすることによってスロット電極55を作製すれば、ボイドの問題を回避できる。
[0123]
 スロット電極55は、Cu層、Al層などの主層55Mを含む。スロット電極55は、主層55Mと、それを挟むように配置された上層55Uおよび下層55Lとを含む積層構造を有していてもよい。主層55Mの厚さは、材料に応じて表皮効果を考慮して設定され、例えば2μm以上30μm以下であってもよい。主層55Mの厚さは、典型的には上層55Uおよび下層55Lの厚さよりも大きい。
[0124]
 図示する例では、主層55MはCu層、上層55Uおよび下層55LはTi層である。主層55Mと第3絶縁層52との間に下層55Lを配置することにより、スロット電極55と第3絶縁層52との密着性を向上できる。また、上層55Uを設けることにより、主層55M(例えばCu層)の腐食を抑制できる。
[0125]
 反射導電板65は、導波路301の壁を構成するので、表皮深さの3倍以上、好ましくは5倍以上の厚さを有することが好ましい。反射導電板65は、例えば、削り出しによって作製された厚さが数mmのアルミニウム板、銅板などを用いることができる。
[0126]
 非送受信領域R2には、端子部ITが設けられている。端子部ITは、スロット電極55と、スロット電極55を覆う第4絶縁層58と、上部接続部60とを備える。第4絶縁層58は、スロット電極55に達する開口を有している。上部接続部60は、開口内でスロット電極55に接している。本実施形態では、端子部ITは、シール領域Rs内に配置され、導電性粒子を含有するシール樹脂によって、TFT基板におけるトランスファー端子部と接続される(トランスファー部)。
[0127]
 ・トランスファー部
 図7は、TFT基板101のトランスファー端子部PTと、スロット基板201の端子部ITとを接続するトランスファー部を説明するための模式的な断面図である。図7では、図1~図4と同様の構成要素には同じ参照符号を付している。
[0128]
 トランスファー部では、端子部ITの上部接続部60は、TFT基板101におけるトランスファー端子部PTのトランスファー端子用上部接続部19pと電気的に接続される。本実施形態では、上部接続部60とトランスファー端子用上部接続部19pとを、導電性ビーズ71を含む樹脂(シール樹脂)73(「シール部73」ということもある。)を介して接続する。
[0129]
 上部接続部60、19pは、いずれも、ITO膜、IZO膜などの透明導電層であり、その表面に酸化膜が形成される場合がある。酸化膜が形成されると、透明導電層同士の電気的な接続が確保できず、コンタクト抵抗が高くなる可能性がある。これに対し、本実施形態では、導電性ビーズ(例えばAuビーズ)71を含む樹脂を介して、これらの透明導電層を接着させるので、表面酸化膜が形成されていても、導電性ビーズが表面酸化膜を突き破る(貫通する)ことにより、コンタクト抵抗の増大を抑えることが可能である。導電性ビーズ71は、表面酸化膜だけでなく、透明導電層である上部接続部60、19pをも貫通し、パッチ接続部15pおよびスロット電極55に直接接していてもよい。
[0130]
 トランスファー部は、走査アンテナ1000の中心部および周縁部(すなわち、走査アンテナ1000の法線方向から見たとき、ドーナツ状の送受信領域R1の内側および外側)の両方に配置されていてもよいし、いずれか一方のみに配置されていてもよい。トランスファー部は、液晶を封入するシール領域Rs内に配置されていてもよいし、シール領域Rsの外側(液晶層と反対側)に配置されていてもよい。
[0131]
 <スロット基板201の製造方法>
 スロット基板201は、例えば以下の方法で製造され得る。
[0132]
 まず、誘電体基板上に第3絶縁層(厚さ:例えば200nm)52を形成する。誘電体基板としては、ガラス基板、樹脂基板などの、電磁波に対する透過率の高い(誘電率ε Mおよび誘電損失tanδ Mが小さい)基板を用いることができる。誘電体基板は電磁波の減衰を抑制するために薄い方が好ましい。例えば、ガラス基板の表面に後述するプロセスでスロット電極55などの構成要素を形成した後、ガラス基板を裏面側から薄板化してもよい。これにより、ガラス基板の厚さを例えば500μm以下に低減できる。
[0133]
 誘電体基板として樹脂基板を用いる場合、TFT等の構成要素を直接、樹脂基板上に形成してもよいし、転写法を用いて樹脂基板上に形成してもよい。転写法によると、例えば、ガラス基板上に樹脂膜(例えばポリイミド膜)を形成し、樹脂膜上に後述するプロセスで構成要素を形成した後、構成要素が形成された樹脂膜とガラス基板とを分離させる。一般に、ガラスよりも樹脂の方が誘電率ε Mおよび誘電損失tanδ Mが小さい。樹脂基板の厚さは、例えば、3μm~300μmである。樹脂材料としては、ポリイミドの他、例えば、液晶高分子を用いることもできる。
[0134]
 第3絶縁層52としては、特に限定しないが、例えば酸化珪素(SiO 2)膜、窒化珪素(SiNx)膜、酸化窒化珪素(SiOxNy;x>y)膜、窒化酸化珪素(SiNxOy;x>y)膜等を適宜用いることができる。
[0135]
 次いで、第3絶縁層52の上に金属膜を形成し、これをパターニングすることによって、複数のスロット57を有するスロット電極55を得る。金属膜としては、厚さが2μm~5μmのCu膜(またはAl膜)を用いてもよい。ここでは、Ti膜、Cu膜およびTi膜をこの順で積層した積層膜を用いる。なお、代わりに、Ti(厚さ:例えば50nm)およびCu(厚さ:例えば5000nm)をこの順で積層した積層膜を形成してもよい。
[0136]
 この後、スロット電極55上およびスロット57内に第4絶縁層(厚さ:例えば100nmまたは200nm)58を形成する。第4絶縁層58の材料は、第3絶縁層の材料と同じであってもよい。この後、非送受信領域R2において、第4絶縁層58に、スロット電極55に達する開口部を形成する。
[0137]
 次いで、第4絶縁層58上および第4絶縁層58の開口部内に透明導電膜を形成し、これをパターニングすることにより、開口部内でスロット電極55と接する上部接続部60を形成する。これにより、端子部ITを得る。
[0138]
 <TFT10の材料および構造>
 本実施形態では、各画素に配置されるスイッチング素子として、半導体層5を活性層とするTFTが用いられる。半導体層5はアモルファスシリコン層に限定されず、ポリシリコン層、酸化物半導体層であってもよい。
[0139]
 酸化物半導体層を用いる場合、酸化物半導体層に含まれる酸化物半導体は、アモルファス酸化物半導体であってもよいし、結晶質部分を有する結晶質酸化物半導体であってもよい。結晶質酸化物半導体としては、多結晶酸化物半導体、微結晶酸化物半導体、c軸が層面に概ね垂直に配向した結晶質酸化物半導体などが挙げられる。
[0140]
 酸化物半導体層は、2層以上の積層構造を有していてもよい。酸化物半導体層が積層構造を有する場合には、酸化物半導体層は、非晶質酸化物半導体層と結晶質酸化物半導体層とを含んでいてもよい。あるいは、結晶構造の異なる複数の結晶質酸化物半導体層を含んでいてもよい。また、複数の非晶質酸化物半導体層を含んでいてもよい。酸化物半導体層が上層と下層とを含む2層構造を有する場合、上層に含まれる酸化物半導体のエネルギーギャップは、下層に含まれる酸化物半導体のエネルギーギャップよりも大きいことが好ましい。ただし、これらの層のエネルギーギャップの差が比較的小さい場合には、下層の酸化物半導体のエネルギーギャップが上層の酸化物半導体のエネルギーギャップよりも大きくてもよい。
[0141]
 非晶質酸化物半導体および上記の各結晶質酸化物半導体の材料、構造、成膜方法、積層構造を有する酸化物半導体層の構成などは、例えば特開2014-007399号公報に記載されている。参考のために、特開2014-007399号公報の開示内容の全てを本明細書に援用する。
[0142]
 酸化物半導体層は、例えば、In、GaおよびZnのうち少なくとも1種の金属元素を含んでもよい。本実施形態では、酸化物半導体層は、例えば、In-Ga-Zn-O系の半導体(例えば酸化インジウムガリウム亜鉛)を含む。ここで、In-Ga-Zn-O系の半導体は、In(インジウム)、Ga(ガリウム)、Zn(亜鉛)の三元系酸化物であって、In、GaおよびZnの割合(組成比)は特に限定されず、例えばIn:Ga:Zn=2:2:1、In:Ga:Zn=1:1:1、In:Ga:Zn=1:1:2等を含む。このような酸化物半導体層は、In-Ga-Zn-O系の半導体を含む酸化物半導体膜から形成され得る。
[0143]
 In-Ga-Zn-O系の半導体は、アモルファスでもよいし、結晶質でもよい。結晶質In-Ga-Zn-O系の半導体としては、c軸が層面に概ね垂直に配向した結晶質In-Ga-Zn-O系の半導体が好ましい。
[0144]
 なお、結晶質In-Ga-Zn-O系の半導体の結晶構造は、例えば、上述した特開2014-007399号公報、特開2012-134475号公報、特開2014-209727号公報などに開示されている。参考のために、特開2012-134475号公報および特開2014-209727号公報の開示内容の全てを本明細書に援用する。In-Ga-Zn-O系半導体層を有するTFTは、高い移動度(a-SiTFTに比べ20倍超)および低いリーク電流(a-SiTFTに比べ100分の1未満)を有しているので、駆動TFT(例えば、非送受信領域に設けられる駆動回路に含まれるTFT)および各アンテナ単位領域に設けられるTFTとして好適に用いられる。
[0145]
 酸化物半導体層は、In-Ga-Zn-O系半導体の代わりに、他の酸化物半導体を含んでいてもよい。例えばIn-Sn-Zn-O系半導体(例えばIn 23-SnO 2-ZnO;InSnZnO)を含んでもよい。In-Sn-Zn-O系半導体は、In(インジウム)、Sn(スズ)およびZn(亜鉛)の三元系酸化物である。あるいは、酸化物半導体層は、In-Al-Zn-O系半導体、In-Al-Sn-Zn-O系半導体、Zn-O系半導体、In-Zn-O系半導体、Zn-Ti-O系半導体、Cd-Ge-O系半導体、Cd-Pb-O系半導体、CdO(酸化カドミウム)、Mg-Zn-O系半導体、In-Ga-Sn-O系半導体、In-Ga-O系半導体、Zr-In-Zn-O系半導体、Hf-In-Zn-O系半導体、Al-Ga-Zn-O系半導体、Ga-Zn-O系半導体などを含んでいてもよい。
[0146]
 図3に示す例では、TFT10は、ボトムゲート構造を有するチャネルエッチ型のTFTである。「チャネルエッチ型のTFT」では、チャネル領域上にエッチストップ層が形成されておらず、ソースおよびドレイン電極のチャネル側の端部下面は、半導体層の上面と接するように配置されている。チャネルエッチ型のTFTは、例えば半導体層上にソース・ドレイン電極用の導電膜を形成し、ソース・ドレイン分離を行うことによって形成される。ソース・ドレイン分離工程において、チャネル領域の表面部分がエッチングされる場合がある。
[0147]
 なお、TFT10は、チャネル領域上にエッチストップ層が形成されたエッチストップ型TFTであってもよい。エッチストップ型TFTでは、ソースおよびドレイン電極のチャネル側の端部下面は、例えばエッチストップ層上に位置する。エッチストップ型のTFTは、例えば半導体層のうちチャネル領域となる部分を覆うエッチストップ層を形成した後、半導体層およびエッチストップ層上にソース・ドレイン電極用の導電膜を形成し、ソース・ドレイン分離を行うことによって形成される。
[0148]
 また、TFT10は、ソースおよびドレイン電極が半導体層の上面と接するトップコンタクト構造を有するが、ソースおよびドレイン電極は半導体層の下面と接するように配置されていてもよい(ボトムコンタクト構造)。さらに、TFT10は、半導体層の誘電体基板側にゲート電極を有するボトムゲート構造であってもよいし、半導体層の上方にゲート電極を有するトップゲート構造であってもよい。
[0149]
 (第2の実施形態)
 図面を参照しながら、第2の実施形態の走査アンテナを説明する。本実施形態の走査アンテナにおけるTFT基板は、各端子部の上部接続部となる透明導電層が、TFT基板における第1絶縁層と第2絶縁層との間に設けられている点で、図2に示すTFT基板101と異なる。
[0150]
 図8(a)~(c)は、それぞれ、本実施形態におけるTFT基板102のゲート端子部GT、ソース端子部STおよびトランスファー端子部PTを示す断面図である。図4と同様の構成要素には同じ参照符号を付し、説明を省略する。なお、アンテナ単位領域Uの断面構造は前述の実施形態(図3)と同様であるので図示および説明を省略する。
[0151]
 本実施形態におけるゲート端子部GTは、誘電体基板上に形成されたゲートバスラインGL、ゲートバスラインGLを覆う絶縁層、およびゲート端子用上部接続部19gを備えている。ゲート端子用上部接続部19gは、絶縁層に形成されたコンタクトホールCH2内で、ゲートバスラインGLと接している。この例では、ゲートバスラインGLを覆う絶縁層は、ゲート絶縁層4および第1絶縁層11を含む。ゲート端子用上部接続部19gおよび第1絶縁層11上には第2絶縁層17が形成されている。第2絶縁層17は、ゲート端子用上部接続部19gの一部を露出する開口部18gを有している。この例では、第2絶縁層17の開口部18gは、コンタクトホールCH2全体を露出するように配置されていてもよい。
[0152]
 ソース端子部STは、誘電体基板上(ここではゲート絶縁層4上)に形成されたソースバスラインSL、ソースバスラインSLを覆う絶縁層、およびソース端子用上部接続部19sを備えている。ソース端子用上部接続部19sは、絶縁層に形成されたコンタクトホールCH3内で、ソースバスラインSLと接している。この例では、ソースバスラインSLを覆う絶縁層は、第1絶縁層11のみを含む。第2絶縁層17は、ソース端子用上部接続部19sおよび第1絶縁層11上に延設されている。第2絶縁層17は、ソース端子用上部接続部19sの一部を露出する開口部18sを有している。第2絶縁層17の開口部18sは、コンタクトホールCH3全体を露出するように配置されていてもよい。
[0153]
 トランスファー端子部PTは、ソースバスラインSLと同じ導電膜(ソース用導電膜)から形成されたソース接続配線7pと、ソース接続配線7p上に延設された第1絶縁層11と、第1絶縁層11上に形成されたトランスファー端子用上部接続部19pおよびパッチ接続部15pとを有している。
[0154]
 第1絶縁層11には、ソース接続配線7pを露出するコンタクトホールCH5およびCH6が設けられている。トランスファー端子用上部接続部19pは、第1絶縁層11上およびコンタクトホールCH5内に配置され、コンタクトホールCH5内で、ソース接続配線7pと接している。パッチ接続部15pは、第1絶縁層11上およびコンタクトホールCH6内に配置され、コンタクトホールCH6内でソース接続配線7pと接している。トランスファー端子用上部接続部19pは、透明導電膜から形成された透明電極である。パッチ接続部15pは、パッチ電極15と同じ導電膜から形成されている。なお、各端子部の上部接続部19g、19sおよび19pは、同じ透明導電膜から形成されていてもよい。
[0155]
 第2絶縁層17は、トランスファー端子用上部接続部19p、パッチ接続部15pおよび第1絶縁層11上に延設されている。第2絶縁層17は、トランスファー端子用上部接続部19pの一部を露出する開口部18pを有している。この例では、第2絶縁層17の開口部18pは、コンタクトホールCH5全体を露出するように配置されている。一方、パッチ接続部15pは、第2絶縁層17で覆われている。
[0156]
 このように、本実施形態では、ソースメタル層に形成されたソース接続配線7pによって、トランスファー端子部PTのトランスファー端子用上部接続部19pと、パッチ接続部15pとを電気的に接続している。図示していないが、前述の実施形態と同様に、トランスファー端子用上部接続部19pは、スロット基板201におけるスロット電極と、導電性粒子を含有するシール樹脂によって接続される。
[0157]
 前述した実施形態では、第2絶縁層17の形成後に、深さが異なるコンタクトホールCH1~CH4を一括して形成する。例えばゲート端子部GT上では、比較的厚い絶縁層(ゲート絶縁層4、第1絶縁層11および第2絶縁層17)をエッチングするのに対し、トランスファー端子部PTでは、第2絶縁層17のみをエッチングする。このため、浅いコンタクトホールの下地となる導電膜(例えばパッチ電極用導電膜)がエッチング時に大きなダメージを受ける可能性がある。
[0158]
 これに対し、本実施形態では、第2絶縁層17を形成する前にコンタクトホールCH1~3、CH5、CH6を形成する。これらのコンタクトホールは第1絶縁層11のみ、または第1絶縁層11およびゲート絶縁層4の積層膜に形成されるので、前述の実施形態よりも、一括形成されるコンタクトホールの深さの差を低減できる。したがって、コンタクトホールの下地となる導電膜へのダメージを低減できる。特に、パッチ電極用導電膜にAl膜を用いる場合には、ITO膜とAl膜とを直接接触させると良好なコンタクトが得られないことから、Al膜の上層にMoN層などのキャップ層を形成することがある。このような場合に、エッチングの際のダメージを考慮してキャップ層の厚さを大きくする必要がないので有利である。
[0159]
 <TFT基板102の製造方法>
 TFT基板102は、例えば次のような方法で製造される。図9は、TFT基板102の製造工程を例示する図である。なお、以下では、各層の材料、厚さ、形成方法などが、前述したTFT基板101と同様である場合には説明を省略する。
[0160]
 まず、TFT基板102と同様の方法で、誘電体基板上に、アライメントマーク、下地絶縁層、ゲートメタル層、ゲート絶縁層、半導体層、コンタクト層およびソースメタル層を形成し、TFTを得る。ソースメタル層を形成する工程では、ソース用導電膜から、ソースおよびドレイン電極、ソースバスラインに加えて、ソース接続配線7pも形成する。
[0161]
 次に、ソースメタル層を覆うように第1絶縁層11を形成する。この後、第1絶縁層11およびゲート絶縁層4を一括してエッチングし、コンタクトホールCH1~3、CH5、CH6を形成する。エッチングでは、ソースバスラインSLおよびゲートバスラインGLはエッチストップとして機能する。これにより、送受信領域R1において、第1絶縁層11に、TFTのドレイン電極に達するコンタクトホールCH1が形成される。また、非送受信領域R2において、第1絶縁層11およびゲート絶縁層4に、ゲートバスラインGLに達するコンタクトホールCH2、第1絶縁層11に、ソースバスラインSLに達するコンタクトホールCH3およびソース接続配線7pに達するコンタクトホールCH5、CH6が形成される。コンタクトホールCH5をシール領域Rsに配置し、コンタクトホールCH6をシール領域Rsの外側に配置してもよい。あるいは、両方ともシール領域Rsの外部に配置してもよい。
[0162]
 次いで、第1絶縁層11上およびコンタクトホールCH1~3、CH5、CH6に透明導電膜を形成し、これをパターニングする。これにより、コンタクトホールCH2内でゲートバスラインGLと接するゲート端子用上部接続部19g、コンタクトホールCH3内でソースバスラインSLと接するソース端子用上部接続部19s、およびコンタクトホールCH5内でソース接続配線7pと接するトランスファー端子用上部接続部19pを形成する。
[0163]
 次に、第1絶縁層11上、ゲート端子用上部接続部19g、ソース端子用上部接続部19s、トランスファー端子用上部接続部19p上、およびコンタクトホールCH1、CH6内に、パッチ電極用導電膜を形成し、パターニングを行う。これにより、送受信領域R1に、コンタクトホールCH1内でドレイン電極7Dと接するパッチ電極15、非送受信領域R2に、コンタクトホールCH6内でソース接続配線7pと接するパッチ接続部15pを形成する。パッチ電極用導電膜のパターニングは、ウェットエッチングによって行ってもよい。ここでは、透明導電膜(ITOなど)とパッチ電極用導電膜(例えばAl膜)とのエッチング選択比を大きくできるエッチャントを用いる。これにより、パッチ電極用導電膜のパターニングの際に、透明導電膜をエッチストップとして機能させることができる。ソースバスラインSL、ゲートバスラインGLおよびソース接続配線7pのうちコンタクトホールCH2、CH3、CH5で露出された部分は、エッチストップ(透明導電膜)で覆われているため、エッチングされない。
[0164]
 続いて、第2絶縁層17を形成する。この後、例えばフッ素系ガスを用いたドライエッチングにより、第2絶縁層17のパターニングを行う。これにより、第2絶縁層17に、ゲート端子用上部接続部19gを露出する開口部18g、ソース端子用上部接続部19sを露出する開口部18sおよびトランスファー端子用上部接続部19pを露出する開口部18pを設ける。このようにして、TFT基板102を得る。
[0165]
 (第3の実施形態)
 図面を参照しながら、第3の実施形態の走査アンテナを説明する。本実施形態の走査アンテナにおけるTFT基板は、透明導電膜からなる上部接続部をトランスファー端子部に設けない点で、図8に示すTFT基板102と異なる。
[0166]
 図10(a)~(c)は、それぞれ、本実施形態におけるTFT基板103のゲート端子部GT、ソース端子部STおよびトランスファー端子部PTを示す断面図である。図8と同様の構成要素には同じ参照符号を付し、説明を省略する。なお、アンテナ単位領域Uの構造は前述の実施形態(図3)と同様であるので図示および説明を省略する。
[0167]
 ゲート端子部GTおよびソース端子部STの構造は、図8に示すTFT基板102のゲート端子部およびソース端子部の構造と同様である。
[0168]
 トランスファー端子部PTは、第1絶縁層11上に形成されたパッチ接続部15pと、パッチ接続部15p上に積み重ねられた保護導電層23とを有している。第2絶縁層17は、保護導電層23上に延設され、保護導電層23の一部を露出する開口部18pを有している。一方、パッチ電極15は、第2絶縁層17で覆われている。
[0169]
 <TFT基板103の製造方法>
 TFT基板103は、例えば次のような方法で製造される。図11は、TFT基板103の製造工程を例示する図である。なお、以下では、各層の材料、厚さ、形成方法などが、前述したTFT基板101と同様である場合には説明を省略する。
[0170]
 まず、TFT基板101と同様の方法で、誘電体基板上に、アライメントマーク、下地絶縁層、ゲートメタル層、ゲート絶縁層、半導体層、コンタクト層およびソースメタル層を形成し、TFTを得る。
[0171]
 次に、ソースメタル層を覆うように第1絶縁層11を形成する。この後、第1絶縁層11およびゲート絶縁層4を一括してエッチングし、コンタクトホールCH1~3を形成する。エッチングでは、ソースバスラインSLおよびゲートバスラインGLはエッチストップとして機能する。これにより、第1絶縁層11に、TFTのドレイン電極に達するコンタクトホールCH1が形成されるとともに、第1絶縁層11およびゲート絶縁層4に、ゲートバスラインGLに達するコンタクトホールCH2が形成され、第1絶縁層11に、ソースバスラインSLに達するコンタクトホールCH3が形成される。トランスファー端子部が形成される領域にはコンタクトホールを形成しない。
[0172]
 次いで、第1絶縁層11上およびコンタクトホールCH1、CH2、CH3内に透明導電膜を形成し、これをパターニングする。これにより、コンタクトホールCH2内でゲートバスラインGLと接するゲート端子用上部接続部19g、およびコンタクトホールCH3内でソースバスラインSLと接するソース端子用上部接続部19sを形成する。トランスファー端子部が形成される領域では、透明導電膜は除去される。
[0173]
 次に、第1絶縁層11上、ゲート端子用上部接続部19gおよびソース端子用上部接続部19s上、およびコンタクトホールCH1内にパッチ電極用導電膜を形成し、パターニングを行う。これにより、送受信領域R1に、コンタクトホールCH1内でドレイン電極7Dと接するパッチ電極15を形成し、非送受信領域R2に、パッチ接続部15pを形成する。前述の実施形態と同様に、パッチ電極用導電膜のパターニングには、透明導電膜(ITOなど)とパッチ電極用導電膜とのエッチング選択比を確保できるエッチャントを用いる。
[0174]
 続いて、パッチ接続部15p上に保護導電層23を形成する。保護導電層23として、Ti層、ITO層およびIZO(インジウム亜鉛酸化物)層など(厚さ:例えば50nm以上100nm以下)を用いることができる。ここでは、保護導電層23として、Ti層(厚さ:例えば50nm)を用いる。なお、保護導電層をパッチ電極15の上に形成してもよい。
[0175]
 次いで、第2絶縁層17を形成する。この後、例えばフッ素系ガスを用いたドライエッチングにより、第2絶縁層17のパターニングを行う。これにより、第2絶縁層17に、ゲート端子用上部接続部19gを露出する開口部18g、ソース端子用上部接続部19sを露出する開口部18s、および保護導電層23を露出する開口部18pを設ける。このようにして、TFT基板103を得る。
[0176]
 <スロット基板203の構造>
 図12は、本実施形態における、TFT基板103のトランスファー端子部PTと、スロット基板203の端子部ITとを接続するトランスファー部を説明するための模式的な断面図である。図12では、前述の実施形態と同様の構成要素には同じ参照符号を付している。
[0177]
 まず、本実施形態におけるスロット基板203を説明する。スロット基板203は、誘電体基板51と、誘電体基板51の表面に形成された第3絶縁層52と、第3絶縁層52上に形成されたスロット電極55と、スロット電極55を覆う第4絶縁層58とを備える。反射導電板65が誘電体基板51の裏面に誘電体層(空気層)54を介して対向するように配置されている。スロット電極55および反射導電板65は導波路301の壁として機能する。
[0178]
 スロット電極55は、Cu層またはAl層を主層55Mとする積層構造を有している。送受信領域R1において、スロット電極55には複数のスロット57が形成されている。送受信領域R1におけるスロット電極55の構造は、図6を参照しながら前述したスロット基板201の構造と同じである。
[0179]
 非送受信領域R2には、端子部ITが設けられている。端子部ITでは、第4絶縁層58に、スロット電極55の表面を露出する開口が設けられている。スロット電極55の露出した領域がコンタクト面55cとなる。このように、本実施形態では、スロット電極55のコンタクト面55cは、第4絶縁層58で覆われていない。
[0180]
 トランスファー部では、TFT基板103におけるパッチ接続部15pを覆う保護導電層23と、スロット基板203におけるスロット電極55のコンタクト面55cとを、導電性ビーズ71を含む樹脂(シール樹脂)を介して接続する。
[0181]
 本実施形態におけるトランスファー部は、前述の実施形態と同様に、走査アンテナの中心部および周縁部の両方に配置されていてもよいし、いずれか一方のみに配置されていてもよい。また、シール領域Rs内に配置されていてもよいし、シール領域Rsの外側(液晶層と反対側)に配置されていてもよい。
[0182]
 本実施形態では、トランスファー端子部PTおよび端子部ITのコンタクト面に透明導電膜を設けない。このため、保護導電層23と、スロット基板203のスロット電極55とを、導電性粒子を含有するシール樹脂を介して接続させることができる。
[0183]
 また、本実施形態では、第1の実施形態(図3および図4)と比べて、一括形成されるコンタクトホールの深さの差が小さいので、コンタクトホールの下地となる導電膜へのダメージを低減できる。
[0184]
 <スロット基板203の製造方法>
 スロット基板203は、次のようにして製造される。各層の材料、厚さおよび形成方法は、スロット基板201と同様であるので、説明を省略する。
[0185]
 まず、スロット基板201と同様の方法で、誘電体基板上に、第3絶縁層52およびスロット電極55を形成し、スロット電極55に複数のスロット57を形成する。次いで、スロット電極55上およびスロット内に第4絶縁層58を形成する。この後、スロット電極55のコンタクト面となる領域を露出するように、第4絶縁層58に開口部18pを設ける。このようにして、スロット基板203が製造される。
[0186]
 <内部ヒーター構造>
 上述したように、アンテナのアンテナ単位に用いられる液晶材料の誘電異方性Δε Mは大きいことが好ましい。しかしながら、誘電異方性Δε Mが大きい液晶材料(ネマチック液晶)の粘度は大きく、応答速度が遅いという問題がある。特に、温度が低下すると、粘度は上昇する。移動体(例えば、船舶、航空機、自動車)に搭載された走査アンテナの環境温度は変動する。したがって、液晶材料の温度をある程度以上、例えば30℃以上、あるいは45℃以上に調整できることが好ましい。設定温度は、ネマチック液晶材料の粘度が概ね10cP(センチポアズ)以下となるように設定することが好ましい。
[0187]
 本発明の実施形態の走査アンテナは、上記の構造に加えて、内部ヒーター構造を有することが好ましい。内部ヒーターとしては、ジュール熱を利用する抵抗加熱方式のヒーターが好ましい。ヒーター用の抵抗膜の材料としては、特に限定されないが、例えば、ITOやIZOなど比較的比抵抗の高い導電材料を用いることができる。また、抵抗値の調整のために、金属(例えば、ニクロム、チタン、クロム、白金、ニッケル、アルミニウム、銅)の細線やメッシュで抵抗膜を形成してもよい。ITOやIZOなどの細線やメッシュを用いることもできる。求められる発熱量に応じて、抵抗値を設定すればよい。
[0188]
 例えば、直径が340mmの円の面積(約90、000mm 2)を100V交流(60Hz)で、抵抗膜の発熱温度を30℃にするためには、抵抗膜の抵抗値を139Ω、電流を0.7Aで、電力密度を800W/m 2とすればよい。同じ面積を100V交流(60Hz)で、抵抗膜の発熱温度を45℃にするためには、抵抗膜の抵抗値を82Ω、電流を1.2Aで、電力密度を1350W/m 2とすればよい。
[0189]
 ヒーター用の抵抗膜は、走査アンテナの動作に影響を及ぼさない限りどこに設けてもよいが、液晶材料を効率的に加熱するためには、液晶層の近くに設けることが好ましい。例えば、図13(a)に示すTFT基板104に示す様に、誘電体基板1のほぼ全面に抵抗膜68を形成してもよい。図13(a)は、ヒーター用抵抗膜68を有するTFT基板104の模式的な平面図である。抵抗膜68は、例えば、図3に示した下地絶縁膜2で覆われる。下地絶縁膜2は、十分な絶縁耐圧を有するように形成される。
[0190]
 抵抗膜68は、開口部68a、68bおよび68cを有することが好ましい。TFT基板104とスロット基板とが貼り合せられたとき、パッチ電極15と対向するようにスロット57が位置する。このときに、スロット57のエッジから距離dの周囲には抵抗膜68が存在しないよう開口部68aを配置する。dは例えば0.5mmである。また、補助容量CSの下部にも開口部68bを配置し、TFTの下部にも開口部68cを配置することが好ましい。
[0191]
 なお、アンテナ単位Uのサイズは、例えば4mm×4mmである。また、図13(b)に示すように、例えば、スロット57の幅s2は0.5mm、スロット57の長さs1は3.3mm、スロット57の幅方向のパッチ電極15の幅p2は0.7mm、スロットの長さ方向のパッチ電極15の幅p1は0.5mmである。なお、アンテナ単位U、スロット57およびパッチ電極15のサイズ、形状、配置関係などは図13(a)および(b)に示す例に限定されない。
[0192]
 ヒーター用抵抗膜68からの電界の影響をさらに低減するために、シールド導電層を形成してもよい。シールド導電層は、例えば、下地絶縁膜2の上に誘電体基板1のほぼ全面に形成される。シールド導電層には、抵抗膜68のように開口部68a、68bを設ける必要はないが、開口部68cを設けることが好ましい。シールド導電層は、例えば、アルミニウム層で形成され、接地電位とされる。
[0193]
 また、液晶層を均一に加熱できるように、抵抗膜の抵抗値に分布を持たせることが好ましい。液晶層の温度分布は、最高温度-最低温度(温度むら)が、例えば15℃以下となることが好ましい。温度むらが15℃を超えると、位相差変調が面内でばらつき、良好なビーム形成ができなくなるという不具合が発生することがある。また、液晶層の温度がTni点(例えば125℃)に近づくと、Δε Mが小さくなるので好ましくない。
[0194]
 図14(a)、(b)および図15(a)~(c)を参照して、抵抗膜における抵抗値の分布を説明する。図14(a)、(b)および図15(a)~(c)に、抵抗加熱構造80a~80eの模式的な構造と電流の分布を示す。抵抗加熱構造は、抵抗膜と、ヒーター用端子とを備えている。
[0195]
 図14(a)に示す抵抗加熱構造80aは、第1端子82aと第2端子84aとこれらに接続された抵抗膜86aとを有している。第1端子82aは、円の中心に配置され、第2端子84aは円周の全体に沿って配置されている。ここで円は、送受信領域R1に対応する。第1端子82aと第2端子84aとの間に直流電圧を供給すると、例えば、第1端子82aから第2端子84aに放射状に電流IAが流れる。したがって、抵抗膜86aは面内の抵抗値は一定であっても、均一に発熱することができる。もちろん、電流の流れる向きは、第2端子84aから第1端子82aに向かう方向でもよい。
[0196]
 図14(b)に抵抗加熱構造80bは、第1端子82bと第2端子84bとこれらに接続された抵抗膜86bとを有している。第1端子82bおよび第2端子84bは円周に沿って互いに隣接して配置されている。抵抗膜86bにおける第1端子82bと第2端子84bとの間を流れる電流IAによって発生する単位面積当たりの発熱量が一定になるように、抵抗膜86bの抵抗値は面内分布を有している。抵抗膜86bの抵抗値の面内分布は、例えば、抵抗膜86を細線で構成する場合、細線の太さや、細線の密度で調整すればよい。
[0197]
 図15(a)に示す抵抗加熱構造80cは、第1端子82cと第2端子84cとこれらに接続された抵抗膜86cとを有している。第1端子82cは、円の上側半分の円周に沿って配置されており、第2端子84cは円の下側半分の円周に沿って配置されている。抵抗膜86cを例えば第1端子82cと第2端子84cとの間を上下に延びる細線で構成する場合、電流IAによる単位面積あたりの発熱量が面内で一定になるように、例えば、中央付近の細線の太さや密度が高くなるように調整されている。
[0198]
 図15(b)に示す抵抗加熱構造80dは、第1端子82dと第2端子84dとこれらに接続された抵抗膜86dとを有している。第1端子82dと第2端子84dとは、それぞれ円の直径に沿って上下方向、左右方向に延びるように設けられている。図では簡略化しているが、第1端子82dと第2端子84dとは互いに絶縁されている。
[0199]
 また、図15(c)に示す抵抗加熱構造80eは、第1端子82eと第2端子84eとこれらに接続された抵抗膜86eとを有している。抵抗加熱構造80eは、抵抗加熱構造80dと異なり、第1端子82eおよび第2端子84eのいずれも円の中心から上下左右の4つの方向に延びる4つの部分を有している。互いに90度を成す第1端子82eの部分と第2端子84eの部分とは、電流IAが、時計回りに流れるように配置されている。
[0200]
 抵抗加熱構造80dおよび抵抗加熱構造80eのいずれにおいても、単位面積当たりの発熱量が面内で均一になるように、円周に近いほど電流IAが多くなるように、例えば、円周に近い側の細線を太く、密度が高くなるように調整されている。
[0201]
 このような内部ヒーター構造は、例えば、走査アンテナの温度を検出して、予め設定された温度を下回ったときに自動的に動作するようにしてもよい。もちろん、使用者の操作に呼応して動作するようにしてもよい。
[0202]
 <外部ヒーター構造>
 本発明の実施形態の走査アンテナは、上記の内部ヒーター構造に代えて、あるいは、内部ヒーター構造とともに、外部ヒーター構造を有してもよい。外部ヒーターとしては、公知の種々のヒーターを用いることができるが、ジュール熱を利用する抵抗加熱方式のヒーターが好ましい。ヒーターの内、発熱する部分をヒーター部ということにする。以下では、ヒーター部として抵抗膜を用いる例を説明する。以下でも、抵抗膜は参照符号68で示す。
[0203]
 例えば、図16(a)および(b)に示す液晶パネル100Paまたは100Pbの様に、ヒーター用の抵抗膜68を配置することが好ましい。ここで、液晶パネル100Paおよび100Pbは、図1に示した走査アンテナ1000のTFT基板101と、スロット基板201と、これらの間に設けられた液晶層LCとを有し、さらにTFT基板101の外側に、抵抗膜68を含む抵抗加熱構造を有している。抵抗膜68をTFT基板101の誘電体基板1の液晶層LC側に形成してよいが、TFT基板101の製造プロセスが煩雑化するので、TFT基板101の外側(液晶層LCとは反対側)に配置することが好ましい。
[0204]
 図16(a)に示す液晶パネル100Paは、TFT基板101の誘電体基板1の外側の表面に形成されたヒーター用抵抗膜68と、ヒーター用抵抗膜68を覆う保護層69aとを有している。保護層69aは省略してもよい。走査アンテナは、例えばプラスチック製のケースに収容されるので、抵抗膜68にユーザが直接触れることはない。
[0205]
 抵抗膜68は、誘電体基板1の外側の表面に、例えば、公知の薄膜堆積技術(例えば、スパッタ法、CVD法)、塗布法または印刷法を用いて形成することができる。抵抗膜68は、必要に応じてパターニングされている。パターニングは、例えば、フォトリソグラフィプロセスで行われる。
[0206]
 ヒーター用の抵抗膜68の材料としては、内部ヒーター構造について上述したように、特に限定されず、例えば、ITOやIZOなど比較的比抵抗の高い導電材料を用いることができる。また、抵抗値の調整のために、金属(例えば、ニクロム、チタン、クロム、白金、ニッケル、アルミニウム、銅)の細線やメッシュで抵抗膜68を形成してもよい。ITOやIZOなどの細線やメッシュを用いることもできる。求められる発熱量に応じて、抵抗値を設定すればよい。
[0207]
 保護層69aは、絶縁材料で形成されており、抵抗膜68を覆うように形成されている。抵抗膜68がパターニングされており、誘電体基板1が露出されている部分には保護層69aを形成しなくてもよい。抵抗膜68は、後述するように、アンテナの性能が低下しないようにパターニングされる。保護層69aを形成する材料が存在することによって、アンテナの性能が低下する場合には、抵抗膜68と同様に、パターニングされた保護層69aを用いることが好ましい。
[0208]
 保護層69aは、ウェットプロセス、ドライプロセスのいずれで形成してもよい。例えば、抵抗膜68が形成された誘電体基板1の表面に、液状の硬化性樹脂(または樹脂の前駆体)または溶液を付与した後、硬化性樹脂を硬化させることによって形成される。液状の樹脂または樹脂の溶液は、種々の塗布法(例えば、スロットコータ―、スピンコーター、スプレイを用いて)または種々の印刷法で、所定の厚さとなるように誘電体基板1の表面に付与される。その後、樹脂の種類に応じて、室温硬化、加熱硬化、または光硬化することによって、絶縁性樹脂膜で保護層69aを形成することができる。絶縁性樹脂膜は、例えば、フォトリソグラフィプロセスでパターニングされ得る。
[0209]
 保護層69aを形成する材料としては、硬化性樹脂材料を好適に用いることができる。硬化性樹脂材料は、熱硬化タイプおよび光硬化タイプを含む。また、熱硬化タイプは、熱架橋タイプおよび熱重合タイプを含む。
[0210]
 熱架橋タイプの樹脂材料としては、例えば、エポキシ系化合物(例えばエポキシ樹脂)とアミン系化合物の組合せ、エポキシ系化合物とヒドラジド系化合物の組み合わせ、エポキシ系化合物とアルコール系化合物(例えばフェノール樹脂を含む)の組み合わせ、エポキシ系化合物とカルボン酸系化合物(例えば酸無水物を含む)の組み合わせ、イソシアネート系化合物とアミン系化合物の組み合わせ、イソシアネート系化合物とヒドラジド系化合物の組み合わせ、イソシアネート系化合物とアルコール系化合物の組み合わせ(例えばウレタン樹脂を含む)、イソシアネート系化合物とカルボン酸系化合物の組み合わせが挙げられる。また、カチオン重合タイプ接着材としては、例えば、エポキシ系化合物とカチオン重合開始剤の組み合わせ(代表的なカチオン重合開始剤、芳香族スルホニウム塩)が挙げられる。ラジカル重合タイプの樹脂材料としては、例えば、各種アクリル、メタクリル、ウレタン変性アクリル(メタクリル)樹脂等のビニル基を含むモノマーおよび/またはオリゴマーとラジカル重合開始剤の組み合わせ(代表的なラジカル重合開始剤:アゾ系化合物(例えば、AIBN(アゾビスイソブチロニトリル)))、開環重合タイプの樹脂材料としては、例えば、エチレンオキシド系化合物、エチレンイミン系化合物、シロキサン系化合物が挙げられる。この他、マレイミド樹脂、マレイミド樹脂とアミンの組合せ、マレイミドとメタクリル化合物の組合せ、ビスマレイミド-トリアジン樹脂およびポリフェニレンエーテル樹脂を用いることができる。また、ポリイミドも好適に用いることができる。なお、「ポリイミド」は、ポリイミドの前駆体であるポリアミック酸を含む意味で用いる。ポリイミドは、例えば、エポキシ系化合物またはイソシアネート系化合物と組み合わせて用いられる。
[0211]
 耐熱性、化学的安定性、機械特性の観点から、熱硬化性タイプの樹脂材料を用いることが好ましい。特に、エポキシ樹脂またはポリイミド樹脂を含む樹脂材料が好ましく、機械特性(特に機械強度)および吸湿性の観点から、ポリイミド樹脂を含む樹脂材料が好ましい。ポリイミド樹脂とエポキシ樹脂とを混合して用いることもできる。また、ポリイミド樹脂および/またはエポキシ樹脂に熱可塑性樹脂および/またはエラストマを混合してもよい。さらに、ポリイミド樹脂および/またはエポキシ樹脂として、ゴム変性したものを混合してもよい。熱可塑性樹脂またはエラストマを混合することによって、柔軟性や靱性(タフネス)を向上させることができる。ゴム変性したものを用いても同様の効果を得ることができる。
[0212]
 光硬化タイプは、紫外線または可視光によって、架橋反応および/または重合反応を起こし、硬化する。光硬化タイプには、例えば、ラジカル重合タイプとカチオン重合タイプがある。ラジカル重合タイプとしては、アクリル樹脂(エポキシ変性アクリル樹脂、ウレタン変性アクリル樹脂、シリコーン変性アクリル樹脂)と光重合開始剤との組み合わせが代表的である。紫外光用ラジカル重合開始剤としては、例えば、アセトフェノン型およびベンゾフェノン型が挙げられる。可視光用ラジカル重合開始剤としては、例えば、ベンジル型およびチオキサントン型を挙げることができる。カチオン重合タイプとしては、エポキシ系化合物と光カチオン重合開始剤との組合せが代表的である。光カチオン重合開始剤は、例えば、ヨードニウム塩系化合物を挙げることができる。なお、光硬化性と熱硬化性とを併せ持つ樹脂材料を用いることもできる。
[0213]
 図16(b)に示す液晶パネル100Pbは、抵抗膜68と誘電体基板1との間に接着層67をさらに有している点で、液晶パネル100Paと異なる。また、保護層69bが予め作製された高分子フィルムまたはガラス板を用いて形成される点が異なる。
[0214]
 例えば、保護層69bが高分子フィルムで形成された液晶パネル100Pbは、以下の様にして製造される。
[0215]
 まず、保護層69bとなる絶縁性の高分子フィルムを用意する。高分子フィルムとしては、例えば、ポリエチレンテレフタレート、ポリエチレンナフタレート等のポリエステルフィルム、ポリフェニルスルホン、および、ポリイミド、ポリアミド等のスーパーエンジニアリングプラスチックのフィルムが用いられる。高分子フィルムの厚さ(すなわち、保護層69bの厚さ)は、例えば、5μm以上200μm以下である。
[0216]
 この高分子フィルムの一方の表面の上に、抵抗膜68を形成する。抵抗膜68は、上述の方法で形成され得る。抵抗膜68はパターニングされてもよく、高分子フィルムも必要に応じてパターニングされてもよい。
[0217]
 抵抗膜68が形成された高分子フィルム(すなわち、保護層69bと抵抗膜68とが一体に形成された部材)を、接着材を用いて、誘電体基板1に貼り付ける。接着材としては、上記の保護層69aの形成に用いられる硬化性樹脂と同様の硬化性樹脂を用いることができる。さらに、ホットメルトタイプの樹脂材料(接着材)を用いることもできる。ホットメルトタイプの樹脂材料は、熱可塑性樹脂を主成分とし、加熱により溶融し、冷却により固化する。ポリオレフィン系(例えば、ポリエチレン、ポリプロピレン)、ポリアミド系、エチレン酢酸ビニル系が例示される。また、反応性を有するウレタン系のホットメルト樹脂材料(接着材)も販売されている。接着性および耐久性の観点からは、反応性のウレタン系が好ましい。
[0218]
 また、接着層67は、抵抗膜68および保護層(高分子フィルム)69bと同様にパターニングされてもよい。ただし、接着層67は、抵抗膜68および保護層69bを誘電体基板1に固定できればよいので、抵抗膜68および保護層69bよりも小さくてもよい。
[0219]
 高分子フィルムに代えて、ガラス板を用いて保護層69bを形成することもできる。製造プロセスは、高分子フィルムを用いる場合と同様であってよい。ガラス板の厚さは、1mm以下が好ましく、0.7mm以下がさらに好ましい。ガラス板の厚さの下限は特にないが、ハンドリング性の観点から、ガラス板の厚さは0.3mm以上であることが好ましい。
[0220]
 図16(b)に示した液晶パネル100Pbでは、保護層(高分子フィルムまたはガラス板)69bに形成された抵抗膜68を誘電体基板1に接着層67を介して固定したが、抵抗膜68を誘電体基板1に接触するように配置すればよく、抵抗膜68および保護層69bを誘電体基板1に固定(接着)する必要は必ずしもない。すなわち、接着層67を省略してもよい。例えば、抵抗膜68が形成された高分子フィルム(すなわち、保護層69bと抵抗膜68とが一体に形成された部材)を、抵抗膜68が誘電体基板1に接触するように配置し、走査アンテナを収容するケースで、抵抗膜68を誘電体基板1に押し当てるようにしてもよい。例えば、抵抗膜68が形成された高分子フィルムを単純に置くだけでは、接触熱抵抗が高くなるおそれがあるので、押し当てることによって接触熱抵抗を低下させることが好ましい。このような構成を採用すると、抵抗膜68および保護層(高分子フィルムまたはガラス板)69bが一体として形成された部材を取り外し可能にできる。
[0221]
 なお、抵抗膜68(および保護層69b)が後述するようにパターニングされている場合には、アンテナの性能が低下しないように、TFT基板に対する位置がずれない程度に固定することが好ましい。
[0222]
 ヒーター用の抵抗膜68は、走査アンテナの動作に影響を及ぼさない限りどこに設けてもよいが、液晶材料を効率的に加熱するためには、液晶層の近くに設けることが好ましい。したがって、図16(a)および(b)に示したように、TFT基板101の外側に設けることが好ましい。また、図16(a)に示したように、TFT基板101の誘電体基板1の外側に直接、抵抗膜68を設けた方が、図16(b)に示したように、接着層67を介して抵抗膜68を誘電体基板1の外側に設けるよりも、エネルギー効率が高く、かつ、温度の制御性も高いので好ましい。
[0223]
 抵抗膜68は、例えば、図13(a)に示すTFT基板104に対して、誘電体基板1のほぼ全面に設けてもよい。内部ヒーター構造について上述したように、抵抗膜68は、開口部68a、68bおよび68cを有することが好ましい。
[0224]
 保護層69aおよび69bは、抵抗膜68を覆うように全面に形成してもよい。上述したように、保護層69aまたは69bがアンテナ特性に悪影響を及ぼす場合には、抵抗膜68の開口部68a、68bおよび68cに対応する開口部を設けてもよい。この場合、保護層69aまたは69bの開口部は、抵抗膜68の開口部68a、68bおよび68cの内側に形成される。
[0225]
 ヒーター用抵抗膜68からの電界の影響をさらに低減するために、シールド導電層を形成してもよい。シールド導電層は、例えば、抵抗膜68の誘電体基板1側に絶縁膜を介して形成される。シールド導電層は、誘電体基板1のほぼ全面に形成される。シールド導電層には、抵抗膜68のように開口部68a、68bを設ける必要はないが、開口部68cを設けることが好ましい。シールド導電層は、例えば、アルミニウム層で形成され、接地電位とされる。また、液晶層を均一に加熱できるように、抵抗膜の抵抗値に分布を持たせることが好ましい。これらも内部ヒーター構造について上述した通りである。
[0226]
 抵抗膜は、送受信領域R1の液晶層LCを加熱できればよいので、例示したように、送受信領域R1に対応する領域に抵抗膜を設ければよいが、これに限られない。例えば、図2に示したように、TFT基板101が、送受信領域R1を含む矩形の領域を画定することができるような外形を有している場合には、送受信領域R1を含む矩形の領域に対応する領域に抵抗膜を設けてもよい。勿論、抵抗膜の外形は、矩形に限られず、送受信領域R1を含む、任意の形状であってよい。
[0227]
 上記の例では、TFT基板101の外側に抵抗膜を配置したが、スロット基板201の外側(液晶層LCとは反対側)に、抵抗膜を配置してもよい。この場合にも、図16(a)の液晶パネル100Paと同様に、誘電体基板51に直接、抵抗膜を形成してもよいし、図16(b)の液晶パネル100Pbと同様に、接着層を介して、保護層(高分子フィルムまたはガラス板)に形成された抵抗膜を誘電体基板51に固定してもよい。あるいは、接着層を省略して、抵抗膜が形成された保護層(すなわち、保護層と抵抗膜とが一体に形成された部材)を抵抗膜が誘電体基板51に接触するように配置してもよい。例えば、抵抗膜が形成された高分子フィルムを単純に置くだけでは、接触熱抵抗が高くなるおそれがあるので、押し当てることによって接触熱抵抗を低下させることが好ましい。このような構成を採用すると、抵抗膜および保護層(高分子フィルムまたはガラス板)が一体として形成された部材を取り外し可能にできる。なお、抵抗膜(および保護層)がパターニングされている場合には、アンテナの性能が低下しないように、スロット基板に対する位置がずれない程度に固定することが好ましい。
[0228]
 スロット基板201の外側に抵抗膜を配置する場合には、抵抗膜のスロット57に対応する位置に開口部を設けることが好ましい。また、抵抗膜はマイクロ波を十分に透過できる厚さであることが好ましい。
[0229]
 ここでは、ヒーター部として抵抗膜を用いた例を説明したが、ヒーター部として、この他に、例えば、ニクロム線(例えば巻線)、赤外線ヒーター部などを用いることができる。このような場合にも、アンテナの性能を低下させないように、ヒーター部を配置することが好ましい。
[0230]
 このような外部ヒーター構造は、例えば、走査アンテナの温度を検出して、予め設定された温度を下回ったときに自動的に動作するようにしてもよい。もちろん、使用者の操作に呼応して動作するようにしてもよい。
[0231]
 外部ヒーター構造を自動的に動作させるための温度制御装置として、例えば、公知の種々のサーモスタットを用いることができる。例えば、抵抗膜に接続された2つの端子の一方と電源との間に、バイメタルを用いたサーモスタットを接続すればよい。もちろん、温度検出器を用いて、予め設定した温度を下回らないように、外部ヒーター構造に電源から電流を供給するような温度制御装置を用いてもよい。
[0232]
 <駆動方法>
 本発明の実施形態による走査アンテナが有するアンテナ単位のアレイは、LCDパネルと類似した構造を有しているので、LCDパネルと同様に線順次駆動を行う。しかしながら、従来のLCDパネルの駆動方法を適用すると、以下の問題が発生する恐れがある。図17に示す、走査アンテナの1つのアンテナ単位の等価回路図を参照しつつ、走査アンテナに発生し得る問題点を説明する。
[0233]
 まず、上述したように、マイクロ波領域の誘電異方性Δε M(可視光に対する複屈折率Δn)が大きい液晶材料の比抵抗は低いので、LCDパネルの駆動方法をそのまま適用すると、液晶層に印加される電圧を十分に保持できない。そうすると、液晶層に印加される実効電圧が低下し、液晶容量の静電容量値が目標値に到達しない。
[0234]
 このように液晶層に印加された電圧が所定の値からずれると、アンテナのゲインが最大となる方向が所望する方向からずれることになる。そうすると、例えば、通信衛星を正確に追尾できないことになる。これを防止するために、液晶容量Clcと電気的に並列に補助容量CSを設け、補助容量CSの容量値C-Ccsを十分に大きくする。補助容量CSの容量値C-Ccsは、液晶容量Clcの電圧保持率が例えば少なくとも30%、好ましくは55%以上となるように適宜設定することが好ましい。補助容量CSの容量値C-Ccsは、電極CSE1および電極CSE2の面積および電極CSE1と電極CSE2との間の誘電体層の厚さおよび誘電率に依存する。典型的には、電極CSE1にはパッチ電極15と同じ電圧が供給され、電極CSE2にはスロット電極55と同じ電圧が供給される。
[0235]
 また、比抵抗が低い液晶材料を用いると、界面分極および/または配向分極による電圧低下も起こる。これらの分極による電圧低下を防止するために、電圧降下分を見込んだ十分に高い電圧を印加することが考えられる。しかしながら、比抵抗が低い液晶層に高い電圧を印加すると、動的散乱効果(DS効果)が起こる恐れがある。DS効果は、液晶層中のイオン性不純物の対流に起因し、液晶層の誘電率ε Mは平均値((ε M∥+2ε M⊥)/3)に近づく。また、液晶層の誘電率ε Mを多段階(多階調)で制御するためには、常に十分に高い電圧を印加することもできない。
[0236]
 上記のDS効果および/または分極による電圧降下を抑制するためには、液晶層に印加する電圧の極性反転周期を十分に短くすればよい。よく知られているように、印加電圧の極性反転周期を短くするとDS効果が起こるしきい値電圧が高くなる。したがって、液晶層に印加する電圧(絶対値)の最大値が、DS効果が起こるしきい値電圧未満となるように、極性反転周波数を決めればよい。極性反転周波数が300Hz以上であれば、例えば比抵抗が1×10 10Ω・cm、誘電異方性Δε(@1kHz)が-0.6程度の液晶層に絶対値が10Vの電圧を印加しても、良好な動作を確保することができる。また、極性反転周波数(典型的にはフレーム周波数の2倍と同じ)が300Hz以上であれば、上記の分極に起因する電圧降下も抑制される。極性反転周期の上限は、消費電力などの観点から約5kHz以下であることが好ましい。
[0237]
 液晶層に印加する電圧の極性反転周波数は、当然に液晶材料(特に比抵抗)に依存する。したがって、液晶材料によっては300Hz未満の極性反転周期で電圧を印加しても上記の問題が生じない。ただし、本発明の実施形態による走査アンテナに用いられる液晶材料はLCDに用いられている液晶材料よりも比抵抗が小さいので、概ね60Hz以上で駆動することが好ましい。
[0238]
 上述したように液晶材料の粘度は温度に依存するので、液晶層の温度は適宜制御されることが好ましい。ここで述べた液晶材料の物性および駆動条件は、液晶層の動作温度における値である。逆に言うと、上記の条件で駆動できるように、液晶層の温度を制御することが好ましい。
[0239]
 図18(a)~(g)を参照して、走査アンテナの駆動に用いられる信号の波形の例を説明する。なお、図18(d)に、比較のために、LCDパネルのソースバスラインに供給される表示信号Vs(LCD)の波形を示している。
[0240]
 図18(a)はゲートバスラインG-L1に供給される走査信号Vgの波形、図18(b)はゲートバスラインG-L2に供給される走査信号Vgの波形、図18(c)はゲートバスラインG-L3に供給される走査信号Vgの波形を示し、図18(e)はソースバスラインに供給されるデータ信号Vdaの波形を示し、図18(f)はスロット基板のスロット電極(スロット電極)に供給されるスロット電圧Vidcの波形を示し、図18(g)はアンテナ単位の液晶層に印加される電圧の波形を示す。
[0241]
 図18(a)~(c)に示す様に、ゲートバスラインに供給される走査信号Vgの電圧が、順次、ローレベル(VgL)からハイレベル(VgH)に切替わる。VgLおよびVgHは、TFTの特性に応じて適宜設定され得る。例えば、VgL=-5V~0V、Vgh=+20Vである。また、VgL=-20V、Vgh=+20Vとしてもよい。あるゲートバスラインの走査信号Vgの電圧がローレベル(VgL)からハイレベル(VgH)に切替わる時刻から、その次のゲートバスラインの電圧がVgLからVgHに切替わる時刻までの期間を1水平走査期間(1H)ということにする。また、各ゲートバスラインの電圧がハイレベル(VgH)になっている期間を選択期間PSという。この選択期間PSにおいて、各ゲートバスラインに接続されたTFTがオン状態となり、ソースバスラインに供給されているデータ信号Vdaのその時の電圧が、対応するパッチ電極に供給される。データ信号Vdaは例えば-15V~+15V(絶対値が15V)であり、例えば、12階調、好ましくは16階調に対応する絶対値の異なるデータ信号Vdaを用いる。
[0242]
 ここでは、全てのアンテナ単位にある中間電圧を印加している場合を例示する。すなわち、データ信号Vdaの電圧は、全てのアンテナ単位(m本のゲートバスラインに接続されているとする。)に対して一定であるとする。これはLCDパネルにおいて全面である中間調を表示している場合に対応する。このとき、LCDパネルでは、ドット反転駆動が行われる。すなわち、各フレームにおいて、互いに隣接する画素(ドット)の極性が互いに逆になるように、表示信号電圧が供給される。
[0243]
 図18(d)はドット反転駆動を行っているLCDパネルの表示信号の波形を示している。図18(d)に示したように、1H毎にVs(LCD)の極性が反転している。この波形を有するVs(LCD)が供給されているソースバスラインに隣接するソースバスラインに供給されるVs(LCD)の極性は、図18(d)に示すVs(LCD)の極性と逆になっている。また、全ての画素に供給される表示信号の極性は、フレーム毎に反転する。LCDパネルでは、正極性と負極性とで、液晶層に印加される実効電圧の大きさを完全に一致させることが難しく、かつ、実効電圧の差が輝度の差となり、フリッカーとして観察される。このフリッカーを観察され難くするために、各フレームにおいて極性の異なる電圧が印加される画素(ドット)を空間的に分散させている。典型的には、ドット反転駆動を行うことによって、極性が異なる画素(ドット)を市松模様に配列させる。
[0244]
 これに対して、走査アンテナにおいては、フリッカー自体は問題とならない。すなわち、液晶容量の静電容量値が所望の値でありさえすればよく、各フレームにおける極性の空間的な分布は問題とならない。したがって、低消費電力等の観点から、ソースバスラインから供給されるデータ信号Vdaの極性反転の回数を少なくする、すなわち、極性反転の周期を長くすることが好ましい。例えば、図18(e)に示す様に、極性反転の周期を10H(5H毎に極性反転)にすればよい。もちろん、各ソースバスラインに接続されているアンテナ単位の数(典型的には、ゲートバスラインの本数に等しい。)をm個とすると、データ信号Vdaの極性反転の周期を2m・H(m・H毎に極性反転)としてもよい。データ信号Vdaの極性反転の周期は、2フレーム(1フレーム毎に極性反転)と等しくてもよい。
[0245]
 また、全てのソースバスラインから供給するデータ信号Vdaの極性を同じにしてもよい。したがって、例えば、あるフレームでは、全てのソースバスラインから正極性のデータ信号Vdaを供給し、次にフレームでは、全てのソースバスラインから負極性のデータ信号Vdaを供給してもよい。
[0246]
 あるいは、互いに隣接するソースバスラインから供給するデータ信号Vdaの極性を互いに逆極性にしてもよい。例えば、あるフレームでは、奇数列のソースバスラインからは正極性のデータ信号Vdaを供給し、偶数列のソースバスラインからは負極性のデータ信号Vdaを供給する。そして、次のフレームでは、奇数列のソースバスラインからは負極性のデータ信号Vdaを供給し、偶数列のソースバスラインからは正極性のデータ信号Vdaを供給する。このような駆動方法は、LCDパネルでは、ソースライン反転駆動と呼ばれる。隣接するソースバスラインから供給するデータ信号Vdaを逆極性にすると、フレーム間で供給するデータ信号Vdaの極性を反転させる前に、隣接するソースバスラインを互いに接続する(ショートさせる)ことによって、液晶容量に充電された電荷を隣接する列間でキャンセルさせることができる。したがって、各フレームにおいてソースバスラインから供給する電荷の量を少なくできるという利点が得られる。
[0247]
 スロット電極の電圧Vidcは図18(f)に示す様に、例えば、DC電圧であり、典型的にはグランド電位である。アンテナ単位の容量(液晶容量および補助容量)の容量値は、LCDパネルの画素容量の容量値よりも大きい(例えば、20型程度のLCDパネルと比較して約30倍)ので、TFTの寄生容量に起因する引込電圧の影響がなく、スロット電極の電圧Vidcをグランド電位として、データ信号Vdaをグランド電位を基準に正負対称な電圧としても、パッチ電極に供給される電圧は正負対称な電圧となる。LCDパネルにおいては、TFTの引込電圧を考慮して、対向電極の電圧(共通電圧)を調整することによって、画素電極に正負対称な電圧が印加されるようにしているが、走査アンテナのスロット電圧についてはその必要がなく、グランド電位であってよい。また、図18に図示しないが、CSバスラインには、スロット電圧Vidcと同じ電圧が供給される。
[0248]
 アンテナ単位の液晶容量に印加される電圧は、スロット電極の電圧Vidc(図18(f))に対するパッチ電極の電圧(すなわち、図18(e)に示したデータ信号Vdaの電圧)なので、スロット電圧Vidcがグランド電位のとき、図18(g)に示す様に、図18(e)に示したデータ信号Vdaの波形と一致する。
[0249]
 走査アンテナの駆動に用いられる信号の波形は、上記の例に限られない。例えば、図19および図20を参照して以下に説明するように、スロット電極の電圧として振動波形を有するViacを用いてもよい。
[0250]
 例えば、図19(a)~(e)に例示する様な信号を用いることができる。図19では、ゲートバスラインに供給される走査信号Vgの波形を省略しているが、ここでも、図18(a)~(c)を参照して説明した走査信号Vgを用いる。
[0251]
 図19(a)に示す様に、図18(e)に示したのと同様に、データ信号Vdaの波形が10H周期(5H毎)で極性反転している場合を例示する。ここでは、データ信号Vdaとして、振幅が最大値|Vda max|の場合を示す。上述したように、データ信号Vdaの波形は、2フレーム周期(1フレーム毎)で極性反転させてもよい。
[0252]
 ここで、スロット電極の電圧Viacは、図19(c)に示す様に、データ信号Vda(ON)と極性が逆で、振動の周期は同じ、振動電圧とする。スロット電極の電圧Viacの振幅は、データ信号Vdaの振幅の最大値|Vda max|と等しい。すなわち、スロット電圧Viacは、データ信号Vda(ON)と極性反転の周期は同じで、極性が逆(位相が180°異なる)で、-Vda maxと+Vda maxとの間を振動する電圧とする。
[0253]
 アンテナ単位の液晶容量に印加される電圧Vlcは、スロット電極の電圧Viac(図19(c))に対するパッチ電極の電圧(すなわち、図19(a)に示したデータ信号Vda(ON)の電圧)なので、データ信号Vdaの振幅が±Vda maxで振動しているとき、液晶容量に印加される電圧は、図19(d)に示す様に、Vda maxの2倍の振幅で振動する波形となる。したがって、液晶容量に印加される電圧Vlcの最大振幅を±Vda maxとするために必要なデータ信号Vdaの最大振幅は、±Vda max/2となる。
[0254]
 このようなスロット電圧Viacを用いることによって、データ信号Vdaの最大振幅を半分にできるので、データ信号Vdaを出力するドライバ回路として、例えば、耐圧が20V以下の汎用のドライバICを用いることができるという利点が得られる。
[0255]
 なお、図19(e)に示す様に、アンテナ単位の液晶容量に印加される電圧Vlc(OFF)をゼロとするとために、図19(b)に示す様に、データ信号Vda(OFF)をスロット電圧Viacと同じ波形にすればよい。
[0256]
 例えば、液晶容量に印加される電圧Vlcの最大振幅を±15Vとする場合を考える。スロット電圧として、図18(f)に示したVidcを用い、Vidc=0Vとすると、図18(e)に示したVdaの最大振幅は、±15Vとなる。これに対して、スロット電圧として、図19(c)に示したViacを用い、Viacの最大振幅を±7.5Vとすると、図19(a)に示したVda(ON)の最大振幅は、±7.5Vとなる。
[0257]
 液晶容量に印加される電圧Vlcを0Vとする場合、図18(e)に示したVdaを0Vとすればよく、図19(b)に示したVda(OFF)の最大振幅は±7.5Vとすればよい。
[0258]
 図19(c)に示したViacを用いる場合は、液晶容量に印加される電圧Vlcの振幅は、Vdaの振幅とは異なるので、適宜変換する必要がある。
[0259]
 図20(a)~(e)に例示する様な信号を用いることもできる。図20(a)~(e)に示す信号は、図19(a)~(e)に示した信号と同様に、スロット電極の電圧Viacを図20(c)に示す様に、データ信号Vda(ON)と振動の位相が180°ずれた振動電圧とする。ただし、図20(a)~(c)にそれぞれ示す様に、データ信号Vda(ON)、Vda(OFF)およびスロット電圧Viacをいずれも0Vと正の電圧との間で振動する電圧としている。スロット電極の電圧Viacの振幅は、データ信号Vdaの振幅の最大値|Vda max|と等しい。
[0260]
 このような信号を用いると、駆動回路は正の電圧だけを出力すればよく、低コスト化に寄与する。このように0Vと正の電圧との間で振動する電圧を用いても、図20(d)に示すように、液晶容量に印加される電圧Vlc(ON)は、極性反転する。図20(d)に示す電圧波形において、+(正)は、パッチ電極の電圧がスロット電圧よりも高いことを示し、-(負)は、パッチ電極の電圧がスロット電圧よりも低いことを示している。すなわち、液晶層に印加される電界の向き(極性)は、他の例と同様に反転している。液晶容量に印加される電圧Vlc(ON)の振幅はVda maxである。
[0261]
 なお、図20(e)に示す様に、アンテナ単位の液晶容量に印加される電圧Vlc(OFF)をゼロとするとために、図20(b)に示す様に、データ信号Vda(OFF)をスロット電圧Viacと同じ波形にすればよい。
[0262]
 図19および図20を参照して説明したスロット電極の電圧Viacを振動させる(反転させる)駆動方法は、LCDパネルの駆動方法でいうと、対向電圧を反転させる駆動方法に対応する(「コモン反転駆動」といわれることがある。)。LCDパネルでは、フリッカーを十分に抑制できないことから、コモン反転駆動は採用されていない。これに対し、走査アンテナでは、フリッカーは問題とならないので、スロット電圧を反転させることができる。振動(反転)は、例えば、フレーム毎に行われる(図19および図20における5Hを1V(垂直走査期間またはフレーム)とする)。
[0263]
 上記の説明では、スロット電極の電圧Viacは1つの電圧が印加される例、すなわち、全てのパッチ電極に対して共通のスロット電極が設けられている例を説明したが、スロット電極を、パッチ電極の1行、または、2以上の行に対応して分割してもよい。ここで、行とは、1つのゲートバスラインにTFTを介して接続されたパッチ電極の集合を指す。このようにスロット電極を複数の行部分に分割すれば、スロット電極の各部分の電圧の極性を互いに独立にできる。例えば、任意のフレームにおいて、パッチ電極に印加される電圧の極性を、隣接するゲートバスラインに接続されたパッチ電極間で互いに逆にできる。このように、パッチ電極の1行毎に極性を反転させる行反転(1H反転)だけでなく、2以上の行毎に極性を反転させるm行反転(mH反転)を行うことができる。もちろん、行反転とフレーム反転とは組合せられる。
[0264]
 駆動の単純さの観点からは、任意のフレームにおいて、パッチ電極に印加される電圧の極性を全て同じにし、フレーム毎に極性が反転する駆動が好ましい。
[0265]
 <アンテナ単位の配列、ゲートバスライン、ソースバスラインの接続の例>
 本発明の実施形態の走査アンテナにおいて、アンテナ単位は例えば、同心円状に配列される。
[0266]
 例えば、m個の同心円に配列されている場合、ゲートバスラインは例えば、各円に対して1本ずつ設けられ、合計m本のゲートバスラインが設けられる。送受信領域R1の外径を、例えば800mmとすると、mは例えば、200である。最も内側のゲートバスラインを1番目とすると、1番目のゲートバスラインには、n個(例えば30個)のアンテナ単位が接続され、m番目のゲートバスラインにはnx個(例えば620個)のアンテナ単位が接続されている。
[0267]
 このような配列では、各ゲートバスラインに接続されているアンテナ単位の数が異なる。また、最も外側の円を構成するnx個のアンテナ単位に接続されているnx本のソースバスラインのうち、最も内側の円を構成するアンテナ単位にも接続されているn本のソースバスラインには、m個のアンテナ単位が接続されているが、その他のソースバスラインに接続されているアンテナ単位の数はmよりも小さい。
[0268]
 このように、走査アンテナにおけるアンテナ単位の配列は、LCDパネルにおける画素(ドット)の配列とは異なり、ゲートバスラインおよび/またはソースバスラインによって、接続されているアンテナ単位の数が異なる。したがって、全てのアンテナ単位の容量(液晶容量+補助容量)を同じにすると、ゲートバスラインおよび/またはソースバスラインによって、接続されている電気的な負荷が異なることになる。そうすると、アンテナ単位への電圧の書き込みにばらつきが生じるという問題がある。
[0269]
 そこで、これを防止するために、例えば、補助容量の容量値を調整することによって、あるいは、ゲートバスラインおよび/またはソースバスラインに接続するアンテナ単位の数を調整することによって、各ゲートバスラインおよび各ソースバスラインに接続されている電気的な負荷を略同一にすることが好ましい。
[0270]
 (第4の実施形態)
 本実施形態の走査アンテナに用いられるTFT基板は、非送受信領域にソース-ゲート接続部を有する。ソース-ゲート接続部は、各ソースバスラインをゲートメタル層内に形成された接続配線(「ソース下部接続配線」ということがある。)に電気的に接続する。
[0271]
 以下、図21~図23を参照しながら、本実施形態のTFT基板105を説明する。
[0272]
 図21(a)~(c)は、本実施形態のTFT基板105を例示する模式的な平面図である。
[0273]
 TFT基板105は、複数のアンテナ単位領域Uが配列された送受信領域R1と、端子部などが設けられた非送受信領域R2とを有している。非送受信領域R2は、送受信領域R1を囲むように設けられたシール領域Rsを含んでいる。シール領域Rsは、例えば、端子部が配置される端子部領域と送受信領域R1との間に位置している。
[0274]
 図21(a)は、送受信領域R1のアンテナ単位領域Uを示し、図21(b)は、非送受信領域R2に設けられたトランスファー端子部PT、ゲート端子部GTおよびCS端子部CTを示し、図21(c)は、非送受信領域R2に設けられたソース-ゲート接続部SGおよびソース端子部STを示している。トランスファー端子部(トランスファー部ともいう)PTは、シール領域Rsに位置する第1トランスファー端子部PT1と、シール領域Rsの外側(液晶層がない側)に設けられた第2トランスファー端子部PT2とを含む。この例では、第1トランスファー端子部PT1は、シール領域Rsに沿って、送受信領域R1を包囲するように延びている。
[0275]
 一般に、ゲート端子部GTおよびソース端子部STはそれぞれゲートバスライン毎およびソースバスライン毎に設けられる。ソース-ゲート接続部SGは、一般に各ソースバスラインに対応して設けられる。図21(b)には、ゲート端子部GTと並べて、CS端子部CTおよび第2トランスファー端子部PT2を図示しているが、CS端子部CTおよび第2トランスファー端子部PT2の個数および配置は、それぞれゲート端子部GTとは独立に設定される。通常、CS端子部CTおよび第2トランスファー端子部PT2の個数は、ゲート端子部GTの個数より少なく、CS電極およびスロット電極の電圧の均一性を考慮して適宜設定される。また、第2トランスファー端子部PT2は、第1トランスファー端子部PT1が形成されている場合には省略され得る。
[0276]
 各CS端子部CTは、例えば、各CSバスラインに対応して設けられる。各CS端子部CTは、複数のCSバスラインに対応して設けられていてもよい。例えば、各CSバスラインにスロット電圧と同じ電圧が供給される場合、TFT基板105は、CS端子部CTを少なくとも1つ有すればよい。ただし、配線抵抗を下げるためには、TFT基板105は複数のCS端子部CTを有することが好ましい。なお、スロット電圧は、例えばグランド電位である。また、CSバスラインにスロット電圧と同じ電圧が供給される場合、CS端子部CTまたは第2トランスファー端子部PT2のいずれかは省略され得る。
[0277]
 図22(a)~(d)および図23(a)~(c)は、それぞれ、TFT基板105の模式的な断面図である。図22(a)は、図21(a)中のA-A’線に沿ったアンテナ単位領域Uの断面を示し、図22(b)は、図21(b)中のB-B’線に沿った第1トランスファー端子部PT1の断面を示し、図22(c)は、図21(c)中のC-C’線に沿ったソース-ゲート接続部SGの断面を示し、図22(d)は、図21(c)中のD-D’線に沿ったソース端子部STの断面を示し、図23(a)は、図21(b)中のE-E’線に沿った第2トランスファー端子部PT2の断面を示し、図23(b)は、図21(b)中のF-F’線に沿った第1トランスファー端子部PT1の断面を示し、図23(c)は、図21(c)中のG-G’線に沿ったソース-ゲート接続部SGおよびソース端子部STの断面を示している。
[0278]
 ・アンテナ単位領域U
 図21(a)および図22(a)に示すように、TFT基板105における各アンテナ単位領域Uは、TFT10と、TFT10のドレイン電極7Dに電気的に接続されたパッチ電極15とを有する。
[0279]
 TFT基板105は、図21~図23に示すように、誘電体基板1に支持されたゲートメタル層3と、ゲートメタル層3上に形成されたゲート絶縁層4と、ゲート絶縁層4上に形成されたソースメタル層7と、ソースメタル層7上に形成された第1絶縁層11と、第1絶縁層11上に形成されたパッチメタル層15lと、パッチメタル層15l上に形成された第2絶縁層17と、第2絶縁層17上に形成された上部導電層19とを有する。TFT基板105は、第1絶縁層11とパッチメタル層15lとの間に形成された下部導電層13をさらに有する。
[0280]
 TFT10は、ゲート電極3Gと、島状の半導体層5と、コンタクト層6Sおよび6Dと、ゲート電極3Gと半導体層5との間に配置されたゲート絶縁層4と、ソース電極7Sおよびドレイン電極7Dとを備える。各TFT10のゲート電極3GはゲートバスラインGLに接続され、ソース電極7SはソースバスラインSLに接続されている。TFT10の構成は、図3等を参照しながら前述した構成と同様である。
[0281]
 TFT基板105のアンテナ単位領域Uにおける構造を具体的に説明する。
[0282]
 ゲートメタル層3は、TFT10のゲート電極3Gと、ゲートバスラインGLとを含む。
[0283]
 ゲート絶縁層4は、ゲート電極3GおよびゲートバスラインGLを覆うように形成されている。
[0284]
 ソースメタル層7は、TFT10のソース電極7Sおよびドレイン電極7Dと、ソースバスラインSLとを含む。
[0285]
 第1絶縁層11は、TFT10を覆うように形成されている。第1絶縁層11は、ドレイン電極7Dまたはドレイン電極7Dから延設された部分に達する開口部11xを有する。
[0286]
 下部導電層13は、第1絶縁層11上および開口部11x内に形成された接続部13xを含む。接続部13xは、開口部11x内でドレイン電極7Dまたはドレイン電極7Dから延設された部分と接続されている。例えばここでは、接続部13xは、開口部11x内でドレイン電極7Dから延設された部分と接触している。
[0287]
 パッチメタル層15lは、パッチ電極15と、接続部15xとを含む。接続部15xは、接続部13x上に形成され、接続部13xと電気的に接続されている。例えばここでは、接続部15xは、接続部13xと直接接触するように形成されている。この例では、パッチ電極15とドレイン電極7Dとは、接続部13xおよび接続部15xを介して電気的に接続されている。
[0288]
 第2絶縁層17は、パッチ電極15および接続部15xを覆うように形成されている。
[0289]
 この例では、アンテナ単位領域Uは、上部導電層19に含まれる導電部を有しない。
[0290]
 下部導電層13は、例えば酸化物導電層(例えばITO層)を含む。
[0291]
 パッチメタル層15lは、低抵抗金属層と、低抵抗金属層の下に高融点金属含有層とを有する積層構造を有する。パッチメタル層15lは、低抵抗金属層の上に高融点金属含有層をさらに有していてもよい。「高融点金属含有層」は、チタン(Ti)、タングステン(W)、モリブデン(Mo)、タンタル(Ta)およびニオブ(Nb)からなる群から選択される少なくとも1つの元素を含む層である。「高融点金属含有層」は積層構造であってもよい。例えば、高融点金属含有層は、Ti、W、Mo、Ta、Nb、これらを含む合金、およびこれらの窒化物、ならびに前記金属または合金と前記窒化物との固溶体のいずれかで形成された層を指す。「低抵抗金属層」は、銅(Cu)、アルミニウム(Al)、銀(Ag)および金(Au)からなる群から選択される少なくとも1つの元素を含む層である。「低抵抗金属層」は、積層構造であってもよい。パッチメタル層15lの低抵抗金属層を「主層」と呼ぶことがあり、低抵抗金属層の下および上の高融点金属含有層を、それぞれ「下層」および「上層」と呼ぶことがある。
[0292]
 例えば、パッチメタル層15lは、Ti層(厚さ:例えば20nm)およびCu層(厚さ:例えば500nm)をこの順で含む積層構造(Cu/Ti)を有する。あるいは、パッチメタル層15lは、MoN層(厚さ:例えば50nm)、Al層(厚さ:例えば1000nm)およびMoN層(厚さ:例えば50nm)をこの順で積層した積層構造(MoN/Al/MoN)を有していてもよい。
[0293]
 各アンテナ単位領域は、液晶容量と電気的に並列に接続された補助容量を有していてもよい。この例では、補助容量は、ドレイン電極7Dと電気的に接続された上部補助容量電極7Cと、ゲート絶縁層4と、ゲート絶縁層4を介して上部補助容量電極7Cと対向する下部補助容量電極3Cとによって構成される。下部補助容量電極3Cはゲートメタル層3に含まれており、上部補助容量電極7Cはソースメタル層7に含まれている。ゲートメタル層3は、下部補助容量電極3Cに接続されたCSバスライン(補助容量線)CLをさらに含む。CSバスラインCLは、例えば、ゲートバスラインGLと略平行に延びている。この例では、下部補助容量電極3Cは、CSバスラインCLと一体的に形成されている。下部補助容量電極3Cの幅は、CSバスラインCLの幅よりも大きくてもよい。また、この例では、上部補助容量電極7Cは、ドレイン電極7Dから延設されている。上部補助容量電極7Cの幅は、ドレイン電極7Dから延設された部分のうち上部補助容量電極7C以外の部分の幅よりも大きくてもよい。なお、補助容量とパッチ電極15との配置関係は図示する例に限定されない。
[0294]
 ・ソース-ゲート接続部SG
 TFT基板105は、図21(c)に示すように、非送受信領域R2にソース-ゲート接続部SGを有する。ソース-ゲート接続部SGは、一般に、ソースバスラインSL毎に設けられる。ソース-ゲート接続部SGは、各ソースバスラインSLをゲートメタル層3内に形成された接続配線(「ソース下部接続配線」ということがある。)に電気的に接続する。
[0295]
 図21(c)、図22(c)および図23(c)に示すように、ソース-ゲート接続部SGは、ソース下部接続配線3sgと、ゲート絶縁層4に形成された開口部4sg1と、ソースバスライン接続部7sgと、第1絶縁層11に形成された開口部11sg1および開口部11sg2と、ソースバスライン上部接続部13sgとを有する。
[0296]
 ソース下部接続配線3sgは、ゲートメタル層3に含まれ、ゲートバスラインGLと電気的に分離されている。
[0297]
 ゲート絶縁層4に形成された開口部4sg1は、ソース下部接続配線3sgに達している。
[0298]
 ソースバスライン接続部7sgは、ソースメタル層7に含まれ、ソースバスラインSLに電気的に接続されている。この例では、ソースバスライン接続部7sgは、ソースバスラインSLから延設され、ソースバスラインSLと一体的に形成されている。ソースバスライン接続部7sgの幅は、ソースバスラインSLの幅よりも大きくてもよい。
[0299]
 第1絶縁層11に形成された開口部11sg1は、誘電体基板1の法線方向から見たとき、ゲート絶縁層4に形成された開口部4sg1に重なっている。ゲート絶縁層4に形成された開口部4sg1および第1絶縁層11に形成された開口部11sg1は、コンタクトホールCH_sgx1を構成する。
[0300]
 第1絶縁層11に形成された開口部11sg2は、ソースバスライン接続部7sgに達している。開口部11sg2をコンタクトホールCH_sgx2ということがある。
[0301]
 ソースバスライン上部接続部13sg(単に「上部接続部13sg」ということがある。)は、下部導電層13に含まれる。上部接続部13sgは、第1絶縁層11上、コンタクトホールCH_sgx1内、およびコンタクトホールCH_sgx2内に形成され、コンタクトホールCH_sgx1内でソース下部接続配線3sgに接続されており、コンタクトホールCH_sgx2内でソースバスライン接続部7sgに接続されている。例えばここでは、上部接続部13sgは、ゲート絶縁層4に形成された開口部4sg1内でソース下部接続配線3sgと接触しており、第1絶縁層11に形成された開口部11sg2内でソースバスライン接続部7sgと接触している。
[0302]
 ソース下部接続配線3sgの内、開口部4sg1によって露出されている部分は、上部接続部13sgで覆われていることが好ましい。ソースバスライン接続部7sgの内、開口部11sg2によって露出されている部分は、上部接続部13sgで覆われていることが好ましい。
[0303]
 この例では、ソース-ゲート接続部SGは、パッチメタル層15lに含まれる導電部および上部導電層19に含まれる導電部を有しない。
[0304]
 TFT基板105は、ソース-ゲート接続部SGに上部接続部13sgを有することによって、優れた動作安定性を有する。ソース-ゲート接続部SGが上部接続部13sgを有することによって、パッチメタル層15lを形成するためのパッチ用導電膜をエッチングする工程における、ゲートメタル層3および/またはソースメタル層7へのダメージが軽減される。この効果について説明する。
[0305]
 上述したように、TFT基板105において、ソース-ゲート接続部SGはパッチメタル層15lに含まれる導電部を有しない。つまり、パッチ用導電膜のパターニング工程において、ソース-ゲート接続部形成領域のパッチ用導電膜は除去される。ソース-ゲート接続部SGが上部接続部13sgを有しない場合、コンタクトホールCH_sgx1内でゲートメタル層3(ソース下部接続配線3sg)が露出されるので、除去されるべきパッチ用導電膜は、コンタクトホールCH_sgx1内に堆積され、ソース下部接続配線3sgに接して形成される。同様に、ソース-ゲート接続部SGが上部接続部13sgを有しない場合、コンタクトホールCH_sgx2内でソースメタル層7(ソースバスライン接続部7sg)が露出されるので、除去されるべきパッチ用導電膜は、コンタクトホールCH_sgx2内に堆積され、ソースバスライン接続部7sgに接して形成される。このような場合、ゲートメタル層3および/またはソースメタル層7がエッチングダメージを受ける可能性がある。パッチ用導電膜をパターニングする工程では、例えばリン酸、硝酸および酢酸を含むエッチング液が用いられる。ソース下部接続配線3sgおよび/またはソースバスライン接続部7sgがエッチングダメージを受けると、ソース-ゲート接続部SGにおいてコンタクト不良が生じる可能性がある。
[0306]
 TFT基板105のソース-ゲート接続部SGは、コンタクトホールCH_sgx1内およびコンタクトホールCH_sgx2内に形成された上部接続部13sgを有する。従って、パッチ用導電膜のパターニング工程における、エッチングによるソース下部接続配線3sgおよび/またはソースバスライン接続部7sgへのダメージが軽減される。従って、TFT基板105は動作安定性に優れている。
[0307]
 ゲートメタル層3および/またはソースメタル層7へのエッチングダメージを効果的に軽減する観点からは、ソース下部接続配線3sgの内、コンタクトホールCH_sgx1によって露出されている部分は、上部接続部13sgで覆われており、ソースバスライン接続部7sgの内、開口部11sg2によって露出されている部分は、上部接続部13sgで覆われていることが好ましい。
[0308]
 走査アンテナに用いられるTFT基板では、比較的厚い導電膜(パッチ用導電膜)を用いてパッチ電極が形成されることがある。この場合、パッチ用導電膜のエッチング時間およびオーバーエッチング時間が、他の層のエッチング工程よりも長くなり得る。このとき、コンタクトホールCH_sgx1内およびコンタクトホールCH_sgx2内で、ゲートメタル層3(ソース下部接続配線3sg)およびソースメタル層7(ソースバスライン接続部7sg)が露出されていると、これらのメタル層が受けるエッチングダメージが大きくなる。このように、比較的厚いパッチメタル層を有するTFT基板においては、ソース-ゲート接続部SGが上部接続部13sgを有することによって、ゲートメタル層3および/またはソースメタル層7へのエッチングダメージが軽減される効果が特に大きい。
[0309]
 上部導電層19は、例えば透明導電層(例えばITO層)を含む。上部導電層19は、例えば透明導電層のみから形成されていてもよい。あるいは、上部導電層19は、透明導電層を含む第1導電層と、第1導電層の下に形成された第2導電層とを含んでもよい。第2導電層は、例えば、Ti層、MoNbNi層、MoNb層、MoW層、W層およびTa層からなる群から選択される1つの層または2以上の層の積層から形成されている。
[0310]
 図示する例では、コンタクトホールCH_sgx2は、コンタクトホールCH_sgx1から離間した位置に形成されている。本実施形態はこれに限られず、コンタクトホールCH_sgx1およびコンタクトホールCH_sgx2は、連続していてもよい(すなわち、単一のコンタクトホールとして形成されていてもよい)。コンタクトホールCH_sgx1およびコンタクトホールCH_sgx2は、単一のコンタクトホールとして同じ工程で形成されてもよい。具体的には、ソース下部接続配線3sgおよびソースバスライン接続部7sgに達する単一のコンタクトホールをゲート絶縁層4および第1絶縁層11に形成し、このコンタクトホール内および第1絶縁層11上に上部接続部13sgを形成してもよい。このとき、上部接続部13sgは、ソース下部接続配線3sgおよびソースバスライン接続部7sgの内、コンタクトホールによって露出されている部分を覆うように形成されることが好ましい。
[0311]
 また、後述するように、ソース-ゲート接続部SGを設けることによって、ソース端子部STの下部接続部をゲートメタル層3で形成することができる。ゲートメタル層3で形成された下部接続部を有するソース端子部STは、信頼性に優れる。
[0312]
 ・ソース端子部ST
 TFT基板105は、図21(c)に示すように、非送受信領域R2にソース端子部STを有する。ソース端子部STは、一般に、各ソースバスラインSLに対応して設けられる。ここでは、各ソースバスラインSLに対応して、ソース端子部STおよびソース-ゲート接続部SGが設けられている。
[0313]
 ソース端子部STは、図21(c)、図22(d)および図23(c)に示すように、ソース-ゲート接続部SGに形成されたソース下部接続配線3sgに接続されたソース端子用下部接続部3sA(単に「下部接続部3sA」ということもある。)と、ゲート絶縁層4に形成された開口部4sと、第1絶縁層11に形成された開口部11sと、第2絶縁層17に形成された開口部17sと、ソース端子用上部接続部19sA(単に「上部接続部19sA」ということもある。)とを有している。
[0314]
 下部接続部3sAは、ゲートメタル層3に含まれる。下部接続部3sAは、ソース-ゲート接続部SGに形成されているソース下部接続配線3sgと電気的に接続されている。この例では、下部接続部3sAは、ソース下部接続配線3sgから延設され、ソース下部接続配線3sgと一体的に形成されている。
[0315]
 ゲート絶縁層4に形成された開口部4sは、下部接続部3sAに達している。
[0316]
 第1絶縁層11に形成された開口部11sは、誘電体基板1の法線方向から見たとき、ゲート絶縁層4に形成された開口部4sに重なっている。
[0317]
 第2絶縁層17に形成された開口部17sは、誘電体基板1の法線方向から見たとき、第1絶縁層11に形成された開口部11sに重なっている。ゲート絶縁層4に形成された開口部4s、第1絶縁層11に形成された開口部11s、および第2絶縁層17に形成された開口部17sは、コンタクトホールCH_sを構成する。
[0318]
 上部接続部19sAは、上部導電層19に含まれる。上部接続部19sAは、第2絶縁層17上およびコンタクトホールCH_s内に形成され、コンタクトホールCH_s内で、下部接続部3sAと接続されている。ここでは、上部接続部19sAは、ゲート絶縁層4に形成された開口部4s内で、下部接続部3sAと接触している。
[0319]
 誘電体基板1の法線方向から見たとき、上部接続部19sAの全ては、下部接続部3sAと重なっていてもよい。
[0320]
 この例では、ソース端子部STは、ソースメタル層7に含まれる導電部、下部導電層13に含まれる導電部およびパッチメタル層15lに含まれる導電部を含まない。
[0321]
 ソース端子部STは、ゲートメタル層3に含まれる下部接続部3sAを有するので、優れた信頼性を有する。
[0322]
 端子部、特にシール領域Rsよりも外側(液晶層と反対側)に設けられた端子部には、大気中の水分(不純物を含み得る。)によって腐食が生じることがある。大気中の水分は、下部接続部に達するコンタクトホールから侵入し、下部接続部に達し、下部接続部に腐食が起こり得る。腐食の発生を抑制する観点からは、下部接続部に達するコンタクトホールが深いことが好ましい。すなわち、コンタクトホールを構成する開口部が形成されている絶縁層の厚さが大きいことが好ましい。
[0323]
 また、誘電体基板としてガラス基板を有するTFT基板を作製する工程において、ガラス基板の破片や切り屑(カレット)によって、端子部の下部接続部にキズや断線が生じることがある。例えば、1つのマザー基板から複数のTFT基板が作製される。カレットは、例えば、マザー基板を切断する時、マザー基板にスクライブラインを形成する時、等に生じる。端子部の下部接続部のキズや断線を防ぐ観点からは、下部接続部に達するコンタクトホールが深いことが好ましい。すなわち、コンタクトホールを構成する開口部が形成されている絶縁層の厚さが大きいことが好ましい。
[0324]
 TFT基板105のソース端子部STにおいて、下部接続部3sAはゲートメタル層3に含まれているので、下部接続部3sAに達するコンタクトホールCH_sは、ゲート絶縁層4に形成された開口部4s、第1絶縁層11に形成された開口部11s、および第2絶縁層17に形成された開口部17sを有する。コンタクトホールCH_sの深さは、ゲート絶縁層4の厚さ、第1絶縁層11の厚さ、および第2絶縁層17の厚さの和である。これに対して、例えば下部接続部がソースメタル層7に含まれている場合、下部接続部に達するコンタクトホールは、第1絶縁層11に形成された開口部および第2絶縁層17に形成された開口部のみを有し、その深さは第1絶縁層11の厚さおよび第2絶縁層17の厚さの和であり、コンタクトホールCH_sの深さよりも小さい。ここで、コンタクトホールの深さおよび絶縁層の厚さは、それぞれ、誘電体基板1の法線方向における深さおよび厚さをいう。他のコンタクトホールおよび絶縁層についても特に断らない限り同様である。このように、TFT基板105のソース端子部STは、下部接続部3sがゲートメタル層3に含まれているので、例えば下部接続部がソースメタル層7に含まれている場合に比べて、優れた信頼性を有する。
[0325]
 ゲート絶縁層4に形成された開口部4sは、下部接続部3sの一部のみを露出するように形成されている。誘電体基板1の法線方向から見たとき、ゲート絶縁層4に形成された開口部4sは、下部接続部3sの内側にある。従って、開口部4s内の全ての領域は、誘電体基板1上に下部接続部3sおよび上部接続部19sを有する積層構造を有する。ソース端子部STにおいて、下部接続部3sを有しない領域の全ては、ゲート絶縁層4、第1絶縁層11および第2絶縁層17を有する積層構造を有する。これにより、TFT基板105のソース端子部STは優れた信頼性を有する。優れた信頼性を得る観点からは、ゲート絶縁層4の厚さ、第1絶縁層11の厚さおよび第2絶縁層17の厚さの和が大きいことが好ましい。
[0326]
 下部接続部3sの内、開口部4sによって露出されている部分は、上部接続部19sで覆われている。
[0327]
 端子部の上部接続部の厚さが大きい(すなわち上部導電層19の厚さが大きい)と、下部接続部に腐食が生じることが抑制される。下部接続部に腐食が生じることを効果的に抑制するために、上述したように、上部導電層19は、透明導電層(例えばITO層)を含む第1導電層と、第1導電層の下に形成され、Ti層、MoNbNi層、MoNb層、MoW層、W層およびTa層からなる群から選択される1つの層または2以上の層の積層から形成されている第2導電層とを含む積層構造を有してもよい。下部接続部に腐食が生じることをより効果的に抑制するために、第2導電層の厚さを例えば100nm超としてもよい。
[0328]
 ・ゲート端子部GT
 TFT基板105は、図21(b)に示すように、非送受信領域R2にゲート端子部GTを有する。ゲート端子部GTは、図21(b)に示すように、ソース端子部STと同様の構成を有し得る。ゲート端子部GTは、一般に、ゲートバスラインGL毎に設けられる。
[0329]
 図21(b)に示すように、この例では、ゲート端子部GTは、ゲート端子用下部接続部3gA(単に「下部接続部3gA」ということもある。)と、ゲート絶縁層4に形成された開口部4gと、第1絶縁層11に形成された開口部11gと、第2絶縁層17に形成された開口部17gと、ゲート端子用上部接続部19gA(単に「上部接続部19gA」ということもある。)とを有している。
[0330]
 下部接続部3gAは、ゲートメタル層3に含まれ、ゲートバスラインGLと電気的に接続されている。この例では、下部接続部3gAは、ゲートバスラインGLから延設され、ゲートバスラインGLと一体的に形成されている。
[0331]
 ゲート絶縁層4に形成された開口部4gは、下部接続部3gAに達している。
[0332]
 第1絶縁層11に形成された開口部11gは、誘電体基板1の法線方向から見たとき、ゲート絶縁層4に形成された開口部4gに重なっている。
[0333]
 第2絶縁層17に形成された開口部17gは、誘電体基板1の法線方向から見たとき、第1絶縁層11に形成された開口部11gに重なっている。ゲート絶縁層4に形成された開口部4g、第1絶縁層11に形成された開口部11g、および第2絶縁層17に形成された開口部17gは、コンタクトホールCH_gを構成する。
[0334]
 上部接続部19gAは、上部導電層19に含まれる。上部接続部19gAは、第2絶縁層17上およびコンタクトホールCH_g内に形成され、コンタクトホールCH_g内で、下部接続部3gAと接続されている。例えば、上部接続部19gAは、ゲート絶縁層4に形成された開口部4g内で、下部接続部3gAと接触している。
[0335]
 誘電体基板1の法線方向から見たとき、上部接続部19gAの全ては、下部接続部3gAと重なっていてもよい。
[0336]
 この例では、ゲート端子部GTは、ソースメタル層7に含まれる導電部、下部導電層13に含まれる導電部およびパッチメタル層15lに含まれる導電部を有しない。
[0337]
 ゲート端子部GTは、ゲートメタル層3に含まれる下部接続部3gAを有するので、ソース端子部STと同様に、優れた信頼性を有する。
[0338]
 ・CS端子部CT
 TFT基板105は、図21(b)に示すように、非送受信領域R2にCS端子部CTを有する。CS端子部CTは、ここでは、図21(b)に示すように、ソース端子部STおよびゲート端子部GTと同様の構成を有する。CS端子部CTは、例えば各CSバスラインCLに対応して設けられていてもよい。
[0339]
 図21(b)に示すように、CS端子部CTは、CS端子用下部接続部3c(単に「下部接続部3c」ということもある。)と、ゲート絶縁層4に形成された開口部4cと、第1絶縁層11に形成された開口部11cと、第2絶縁層17に形成された開口部17cと、CS端子用上部接続部19c(単に「上部接続部19c」ということもある。)とを有している。
[0340]
 下部接続部3cは、ゲートメタル層3に含まれる。下部接続部3cは、CSバスラインCLと電気的に接続されている。この例では、下部接続部3cは、CSバスラインCLから延設され、CSバスラインCLと一体的に形成されている。
[0341]
 ゲート絶縁層4に形成された開口部4cは、下部接続部3cに達している。
[0342]
 第1絶縁層11に形成された開口部11cは、誘電体基板1の法線方向から見たとき、ゲート絶縁層4に形成された開口部4cに重なっている。
[0343]
 第2絶縁層17に形成された開口部17cは、誘電体基板1の法線方向から見たとき、第1絶縁層11に形成された開口部11cに重なっている。ゲート絶縁層4に形成された開口部4c、第1絶縁層11に形成された開口部11c、および第2絶縁層17に形成された開口部17cは、コンタクトホールCH_cを構成する。
[0344]
 上部接続部19cは、上部導電層19に含まれる。上部接続部19cは、第2絶縁層17上およびコンタクトホールCH_c内に形成され、コンタクトホールCH_c内で、下部接続部3cと接続されている。例えば、上部接続部19cは、ゲート絶縁層4に形成された開口部4c内で、下部接続部3cと接触している。
[0345]
 誘電体基板1の法線方向から見たとき、上部接続部19cの全ては、下部接続部3cと重なっていてもよい。
[0346]
 この例では、CS端子部CTは、ソースメタル層7に含まれる導電部、下部導電層13に含まれる導電部およびパッチメタル層15lに含まれる導電部を有しない。
[0347]
 CS端子部CTは、ゲートメタル層3に含まれる下部接続部3cを有するので、ソース端子部STと同様に、優れた信頼性を有する。
[0348]
 ・トランスファー端子部PT
 TFT基板105は、図21(b)に示すように、非送受信領域R2に第1トランスファー端子部PT1を有する。第1トランスファー端子部PT1は、ここでは、シール領域Rs内に設けられている(すなわち、第1トランスファー端子部PT1は、液晶層を包囲するシール部に設けられている)。
[0349]
 第1トランスファー端子部PT1は、図21(b)および図22(b)に示すように、第1トランスファー端子用下部接続部3px(単に「下部接続部3px」ということもある。)と、ゲート絶縁層4に形成された開口部4pxと、第1絶縁層11に形成された開口部11pxと、第1トランスファー端子用第1導電部13px(単に「第1導電部13px」ということもある。)と、第1トランスファー端子用第2導電部15px(単に「第2導電部15px」ということもある。)と、第2絶縁層17に形成された開口部17pxと、第1トランスファー端子用上部接続部19px(単に「上部接続部19px」ということもある。)とを有している。
[0350]
 下部接続部3pxは、ゲートメタル層3に含まれる。すなわち、下部接続部3pxは、ゲートバスラインGLと同じ導電膜から形成されている。下部接続部3pxは、ゲートバスラインGLと電気的に分離されている。例えば、CSバスラインCLにスロット電圧と同じ電圧が供給されている場合、下部接続部3pxは、例えばCSバスラインCLと電気的に接続されている。図示するように、下部接続部3pxは、CSバスラインから延設されていてもよい。ただしこの例に限られず、下部接続部3pxは、CSバスラインと電気的に分離されていてもよい。
[0351]
 ゲート絶縁層4に形成された開口部4pxは、下部接続部3pxに達している。
[0352]
 第1絶縁層11に形成された開口部11pxは、誘電体基板1の法線方向から見たとき、ゲート絶縁層4に形成された開口部4pxに重なっている。ゲート絶縁層4に形成された開口部4pxおよび第1絶縁層11に形成された開口部11pxは、コンタクトホールCH_pxを構成する。
[0353]
 第1導電部13pxは、下部導電層13に含まれる。第1導電部13pxは、第1絶縁層11上およびコンタクトホールCH_px内に形成され、コンタクトホールCH_px内で下部接続部3pxと接続されている。ここでは、第1導電部13pxは、開口部4px内で下部接続部3pxと接触している。
[0354]
 第2導電部15pxは、パッチメタル層15lに含まれる。第2導電部15pxは、第1導電部13px上に形成されている。第2導電部15pxは、第1導電部13pxと電気的に接続されている。例えばここでは、第2導電部15pxは、第1導電部13pxと直接接触している。
[0355]
 第2絶縁層17に形成された開口部(コンタクトホール)17pxは、第2導電部15pxに達している。
[0356]
 上部接続部19pxは、上部導電層19に含まれる。上部接続部19pxは、第2絶縁層17上および開口部17px内に形成され、開口部17px内で第2導電部15pxと接続されている。ここでは、上部接続部19pxは、開口部17px内で第2導電部15pxと接触している。上部接続部19pxは、例えば導電性粒子を含むシール材によって、スロット基板側のトランスファー端子用接続部と接続される(図7参照)。
[0357]
 この例では、第1トランスファー端子部PT1は、ソースメタル層7に含まれる導電部を有しない。
[0358]
 第1トランスファー端子部PT1は、下部接続部3pxと上部接続部19pxとの間に第1導電部13pxおよび第2導電部15pxを有する。これにより、第1トランスファー端子部PT1は、下部接続部3pxと上部接続部19pxとの間の電気抵抗が低いという利点を有する。
[0359]
 誘電体基板1の法線方向から見たとき、上部接続部19pxの全ては、第2導電部15pxと重なっていてもよい。
[0360]
 この例では、下部接続部3pxは、互いに隣接する2つのゲートバスラインGLの間に配置されている。ゲートバスラインGLを挟んで配置された2つの下部接続部3pxは、導電接続部(不図示)を介して電気的に接続されていてもよい。導電接続部は、例えばソースバスラインと同じ導電膜から形成されていてもよい。
[0361]
 ここでは、複数のコンタクトホールCH_pxが設けられることによって、下部接続部3pxが、第1導電部13pxおよび第2導電部15pxを介して、上部接続部19pxと接続されているが、コンタクトホールCH_pxは、1つの下部接続部3pxに対して1つ以上設けられていればよい。1つの下部接続部3pxに対して1つのコンタクトホールが設けられていてもよい。コンタクトホールの個数や形状は図示する例に限られない。
[0362]
 ここでは、コンタクトホールCH_pxのそれぞれと重なるように第1導電部13pxが形成されているが、第1導電部13pxの形状はこれに限られない。第1導電部は、複数のコンタクトホールCH_pxと重なるように形成されていてもよい。
[0363]
 ここでは、上部接続部19pxは、1つの開口部17pxによって第1導電部13pxおよび第2導電部15pxと接続されているが、開口部17pxは、1つの上部接続部19pxに対して1つ以上設けられていればよい。1つの上部接続部19pxに対して複数の開口部が設けられていてもよい。開口部の個数や形状は図示する例に限られない。
[0364]
 第2トランスファー端子部PT2は、シール領域Rsの外側(送受信領域R1と反対側)に設けられている。第2トランスファー端子部PT2は、図21(b)および図23(a)に示すように、第2トランスファー端子用下部接続部15p2(単に「下部接続部15p2」ということもある。)と、第2絶縁層17に形成された開口部17p2と、第2トランスファー端子用上部接続部19p2(単に「上部接続部19p2」ということもある。)とを有している。
[0365]
 第2トランスファー端子部PT2は、第1トランスファー端子部PT1の内、下部接続部3px、コンタクトホールCH_px、および第1導電部13pxを有しない部分(図23(b)参照)と同様の断面構造を有している。
[0366]
 下部接続部15p2は、パッチメタル層15lに含まれる。下部接続部15p2は、ここでは、第1トランスファー端子用第2導電部15pxから延設され、第1トランスファー端子用第2導電部15pxと一体的に形成されている。
[0367]
 第2絶縁層17に形成された開口部(コンタクトホール)17p2は、下部接続部15p2に達している。
[0368]
 上部接続部19p2は、上部導電層19に含まれる。上部接続部19p2は、第2絶縁層17上および開口部17p2内に形成され、開口部17p2内で下部接続部15p2と接続されている。ここでは、上部接続部19p2は、開口部17p2内で下部接続部15p2と接触している。
[0369]
 この例では、第2トランスファー端子部PT2は、ゲートメタル層3に含まれる導電部、ソースメタル層7に含まれる導電部および下部導電層13に含まれる導電部を有しない。
[0370]
 第2トランスファー端子部PT2においても、上部接続部19p2は、例えば導電性粒子を含むシール材によって、スロット基板側のトランスファー端子用接続部と接続されていてもよい。
[0371]
 (第5の実施形態)
 本実施形態の走査アンテナに用いられるTFT基板は、第4の実施形態の走査アンテナに用いられるTFT基板よりも動作安定性に優れる。
[0372]
 以下、図24~図26を参照しながら、本実施形態のTFT基板106を説明する。第4の実施形態のTFT基板105と共通する構成には共通の参照符号を付し、説明を省略する。
[0373]
 図24(a)~(c)は、TFT基板106の模式的な平面図である。図24(a)は、送受信領域R1のアンテナ単位領域Uを示し、図24(b)は、非送受信領域R2に設けられたトランスファー端子部PT、コモン-CS接続部CC、ゲート端子部GTおよびCS端子部CTを示し、図24(c)は、非送受信領域R2に設けられたソース-ゲート接続部SGおよびソース端子部STを示している。
[0374]
 図25(a)~(d)および図26(a)~(d)は、それぞれ、TFT基板106の模式的な断面図である。図25(a)は、図24(a)中のA-A’線に沿ったアンテナ単位領域Uの断面を示し、図25(b)は、図24(b)中のB-B’線に沿った第1トランスファー端子部PT1の断面を示し、図25(c)は、図24(c)中のC-C’線に沿ったソース-ゲート接続部SGの断面を示し、図25(d)は、図24(c)中のD-D’線に沿ったソース端子部STの断面を示し、図26(a)は、図24(b)中のE-E’線に沿った第2トランスファー端子部PT2の断面を示し、図26(b)は、図24(b)中のF-F’線に沿った第1トランスファー端子部PT1の断面を示し、図26(c)は、図24(b)中のG-G’線に沿ったコモン-CS接続部CCの断面を示し、図26(d)は、図24(c)中のH-H’線に沿ったソース-ゲート接続部SGおよびソース端子部STの断面を示している。
[0375]
 ・アンテナ単位領域U
 TFT基板106は、ドレイン電極7Dとパッチ電極15との接続方法においてTFT基板105と異なる。
[0376]
 図24(a)および図25(a)に示すように、TFT基板106のアンテナ単位領域Uにおいて、上部導電層19は、パッチ電極15およびドレイン電極7Dと電気的に接続されたパッチドレイン接続部19aを含む。すなわち、ドレイン電極7Dとパッチ電極15とは、パッチドレイン接続部19aを介して電気的に接続されている。
[0377]
 具体的な構成の一例を説明する。図24(a)および図25(a)に示すように、例えばここでは、第1絶縁層11および第2絶縁層17には、ドレイン電極7Dから延設された部分に達するコンタクトホールCH_aが形成されている。コンタクトホールCH_aは、第1絶縁層11に形成され、ドレイン電極7Dから延設された部分に達する開口部11aと、第2絶縁層17に形成され、誘電体基板1の法線方向から見たとき開口部11aに重なっている開口部17aとを含む。また、第2絶縁層17には、パッチ電極15と接続されたパッチ接続部15aに達する開口部17bが形成されている。ここでは、パッチ接続部15aは、パッチ電極15から延設され、パッチ電極15と一体的に形成されている。この例では、TFT基板106は下部導電層13を有しない。
[0378]
 TFT基板106は、パッチドレイン接続部19aを有することによって、TFT基板105に比べて優れた動作安定性を有する。この効果について説明する。
[0379]
 本発明者が試作したところ、TFT基板105の動作安定性が十分でない場合があった。本発明者の検討によると、酸化物導電層を含む下部導電層13(接続部13x)と、パッチメタル層15l(接続部15x)の高融点金属含有層(下層)とが直接接触していることによって、TFT基板105の動作安定性が十分でない場合があることが分かった。下部導電層(例えばITO層)13から酸素元素が拡散することによって、パッチメタル層15lの高融点金属含有層(下層)に含まれる金属元素(例えば、高融点金属含有層がMoN層である場合にはMo)が酸化される。このような酸化反応によって、パッチメタル層15lの高融点金属含有層(下層)の下部導電層13側に金属酸化層(この場合は酸化モリブデン層)が形成される。金属酸化層が生じると下部導電層13とパッチメタル層15lとの間のコンタクト抵抗が大きくなり、これにより、例えば、接続部13xおよび接続部15xを介して電気的に接続されているドレイン電極7Dとパッチ電極15との間でコンタクト不良が生じることが分かった。
[0380]
 上記の酸化反応は、TFT基板105を製造する工程のうち、下部導電層13およびパッチメタル層15lが加熱される工程において特に促進される。例えば、第2絶縁層17を形成するための絶縁膜をCVD法を用いて堆積する場合、成膜温度はおよそ230℃である。ただし、上記酸化反応が生じるのは、下部導電層13およびパッチメタル層15lが加熱される工程に限られず、例えば常温においても上記酸化反応は経時的に進行する。従って、コンタクト不良が生じるという問題は、その製造方法に限定されず、酸化物導電層の上に、金属元素を含む層が酸化物導電層と直接接触して形成されているTFT基板において生じ得る。
[0381]
 本実施形態のTFT基板106においては、ドレイン電極7Dとパッチ電極15とは、パッチドレイン接続部19aを介して電気的に接続されているので、上記の問題は生じない。従って、ドレイン電極7Dおよびパッチ電極15の電極の間のコンタクト不良が抑制される。TFT基板106は、TFT基板105に比べて動作安定性に優れる。
[0382]
 なお、TFT基板106において、上部導電層19が例えばITO層である場合、パッチドレイン接続部19aのITO層は、開口部17b内においてパッチメタル層15lと接触しており、開口部11a内においてソースメタル層7と接触している。すなわち、酸化物導電層(ここではITO層)が金属元素を含む層(ここではパッチメタル層15lまたはソースメタル層7)の上に直接接触して形成されている。しかしながら、TFT基板105の例とは異なり、金属元素を含む層の上に酸化物導電層が形成されていても、酸化物導電層による酸化反応はほぼ生じない。これは、金属元素を含む層(ここではパッチメタル層15lまたはソースメタル層7)が形成された後、その上に酸化物導電層(ここでは上部導電層19)を形成するための導電膜が堆積される前に、金属元素を含む層の表面が(例えばチャンバーが大気開放されることによって)大気に晒され、金属元素を含む層の表面に酸化膜(自然酸化膜または不動態皮膜と呼ばれることがある。)が形成されるためである。これにより、金属元素を含む層の表面は化学的に安定化されるので、その上に酸化物導電層が形成されても、酸化物導電層による酸化反応が生じることが抑制される。
[0383]
 なお、上記の自然酸化膜は、非常に薄い(例えば厚さ10nm未満)ので、コンタクト抵抗への影響はほぼ無視できる。自然酸化膜の厚さは、大気に晒される時間の長さにはほぼ依存せず、その後経時的に増大するものでもない。
[0384]
 ・第1トランスファー端子部PT1およびコモン-CS接続部CC
 TFT基板105においては、図22(b)に示すように、第1トランスファー端子部PT1においても、酸化物導電層を含む下部導電層13(第1導電部13px)の上に、パッチメタル層15l(第2導電部15px)の高融点金属含有層が直接接触して形成されている。従って、TFT基板105においては、第1トランスファー端子部PT1においても、上部接続部19pxと下部接続部3pxとの間でコンタクト不良が生じることがある。
[0385]
 これに対して、TFT基板106の第1トランスファー端子部PT1は、下部導電層13に含まれる導電部を有しないので、コンタクト不良が抑制される。TFT基板106は、TFT基板105に比べて動作安定性に優れる。
[0386]
 TFT基板106は、図24(b)に示すように、非送受信領域R2にコモン-CS接続部CCを有する。コモン-CS接続部CCを有することによって、下部接続部15p1はCSバスラインCLに電気的に接続されている。すなわち、この例では、CSバスラインCLにスロット電圧と同じ電圧が供給されている。
[0387]
 第1トランスファー端子部PT1およびコモン-CS接続部CCの具体的な構造を説明する。
[0388]
 図24(b)および図25(b)に示すように、TFT基板106の第1トランスファー端子部PT1は、第1トランスファー端子用下部接続部15p1(単に「下部接続部15p1」ということもある。)と、第2絶縁層17に形成された開口部17p1と、第1トランスファー端子用上部接続部19p1(単に「上部接続部19p1」ということもある。)とを有している。TFT基板106の第1トランスファー端子部PT1は、第2トランスファー端子部PT2と同様の断面構造を有している。
[0389]
 下部接続部15p1は、パッチメタル層15lに含まれ、CSバスラインCLに電気的に接続されている。
[0390]
 第2絶縁層17に形成された開口部(コンタクトホール)17p1は、下部接続部15p1に達している。
[0391]
 上部接続部19p1は、上部導電層19に含まれる。上部接続部19p1は、第2絶縁層17上および開口部17p1内に形成され、開口部17p1内で下部接続部15p1と接続されている。ここでは、上部接続部19p1は、開口部17p1内で下部接続部15p1と接触している。
[0392]
 TFT基板106の第1トランスファー端子部PT1は、ゲートメタル層3に含まれる導電部およびソースメタル層7に含まれる導電部を有しない。
[0393]
 このような構成を有することにより、TFT基板106の第1トランスファー端子部PT1において、上部接続部19p1と下部接続部15p1との間のコンタクト不良の発生が抑制される。
[0394]
 コモン-CS接続部CCは、例えば図24(b)および図26(c)に示すように、CS接続用下部接続部3cc(単に「下部接続部3cc」ということもある。)と、ゲート絶縁層4に形成された開口部4ccと、第1絶縁層11に形成された開口部11ccと、第2絶縁層17に形成された開口部17ccと、CS接続用上部接続部19cc(単に「上部接続部19cc」ということもある。)とを有している。
[0395]
 下部接続部3ccは、ゲートメタル層3に含まれ、CSバスラインCLに電気的に接続されている。この例では、下部接続部3ccは、CSバスラインCLから延設されている。
[0396]
 ゲート絶縁層4に形成された開口部4ccは、下部接続部3ccに達している。
[0397]
 第1絶縁層11に形成された開口部11ccは、誘電体基板1の法線方向から見たとき、ゲート絶縁層4に形成された開口部4ccに重なっている。
[0398]
 第2絶縁層17に形成された開口部17ccは、誘電体基板1の法線方向から見たとき、第1絶縁層11に形成された開口部11ccに重なっている。ゲート絶縁層4に形成された開口部4cc、第1絶縁層11に形成された開口部11cc、および第2絶縁層17に形成された開口部17ccは、コンタクトホールCH_ccを構成する。
[0399]
 上部接続部19ccは、上部導電層19に含まれ、第1トランスファー端子用上部接続部19p1と電気的に接続されている。ここでは、上部接続部19ccは、上部接続部19p1から延設され、上部接続部19p1と一体的に形成されている。また、上部接続部19ccは、第2絶縁層17上およびコンタクトホールCH_cc内に形成され、コンタクトホールCH_cc内で、下部接続部3ccと接続されている。ここでは、上部接続部19ccは、ゲート絶縁層4に形成された開口部4cc内で、下部接続部3ccと接触している。
[0400]
 この例では、コモン-CS接続部CCは、ソースメタル層7に含まれる導電部およびパッチメタル層15lに含まれる導電部を有しない。
[0401]
 ・ソース-ゲート接続部SG
 TFT基板106は、ソース-ゲート接続部SGの構成においてTFT基板105と異なっていてもよい。
[0402]
 例えば、図24(c)、図25(c)および図26(d)に示すように、TFT基板106のソース-ゲート接続部SGは、ソース下部接続配線3sgと、ゲート絶縁層4に形成された開口部4sg1と、ソースバスライン接続部7sgと、第1絶縁層11に形成された開口部11sg1および開口部11sg2と、第2絶縁層17に形成された開口部17sg1および開口部17sg2と、ソースバスライン上部接続部19sgとを有する。
[0403]
 ソース下部接続配線3sgは、ゲートメタル層3に含まれ、ゲートバスラインGLと電気的に分離されている。
[0404]
 ゲート絶縁層4に形成された開口部4sg1は、ソース下部接続配線3sgに達している。
[0405]
 ソースバスライン接続部7sgは、ソースメタル層7に含まれ、ソースバスラインSLに電気的に接続されている。この例では、ソースバスライン接続部7sgは、ソースバスラインSLから延設され、ソースバスラインSLと一体的に形成されている。ソースバスライン接続部7sgの幅は、ソースバスラインSLの幅よりも大きくてもよい。
[0406]
 第1絶縁層11に形成された開口部11sg1は、誘電体基板1の法線方向から見たとき、ゲート絶縁層4に形成された開口部4sg1に重なっている。
[0407]
 第1絶縁層11に形成された開口部11sg2は、ソースバスライン接続部7sgに達している。
[0408]
 第2絶縁層17に形成された開口部17sg1は、誘電体基板1の法線方向から見たとき、第1絶縁層11に形成された開口部11sg1に重なっている。ゲート絶縁層4に形成された開口部4sg1、第1絶縁層11に形成された開口部11sg1、および第2絶縁層17に形成された開口部17sg1は、コンタクトホールCH_sg1を構成する。
[0409]
 第2絶縁層17に形成された開口部17sg2は、誘電体基板1の法線方向から見たとき、第1絶縁層11に形成された開口部11sg2に重なっている。第1絶縁層11に形成された開口部11sg2、および第2絶縁層17に形成された開口部17sg2は、コンタクトホールCH_sg2を構成する。
[0410]
 ソースバスライン上部接続部19sg(単に「上部接続部19sg」ということがある。)は、上部導電層19に含まれる。上部接続部19sgは、第2絶縁層17上、コンタクトホールCH_sg1内、およびコンタクトホールCH_sg2内に形成され、コンタクトホールCH_sg1内でソース下部接続配線3sgに接続されており、コンタクトホールCH_sg2内でソースバスライン接続部7sgに接続されている。例えばここでは、上部接続部19sgは、ゲート絶縁層4に形成された開口部4sg1内でソース下部接続配線3sgと接触しており、第1絶縁層11に形成された開口部11sg2内でソースバスライン接続部7sgと接触している。
[0411]
 ここでは、ソース-ゲート接続部SGは、パッチメタル層15lに含まれる導電部を有しない。
[0412]
 TFT基板106のソース-ゲート接続部SGは、TFT基板105のソース-ゲート接続部SGに比べて優れた動作安定性を有する。TFT基板106においては、例えばゲート絶縁層4、第1絶縁層11および第2絶縁層17を一括してエッチングすることによってコンタクトホールCH_sg1およびCH_sg2が形成される。パッチメタル層15lを形成するためのパッチ用導電膜のパターニング工程においては、開口部4sg1、11sg1および11sg2は未だ形成されていない。すなわち、パッチ用導電膜のパターニング工程において、第1絶縁層11およびゲート絶縁層4に、ソース-ゲート接続部SGでゲートメタル層3および/またはソースメタル層7に達する開口部は設けられていない。従って、パッチ用導電膜をエッチングする工程における、ゲートメタル層3およびソースメタル層7へのダメージを抑制する観点からは、TFT基板106はTFT基板105に比べて有利である。TFT基板106の製造方法の詳細は、後述する。
[0413]
 また、上述した構成を有するソース-ゲート接続部SGを有すると、下部導電層13を省略することができるので、TFT基板105に比べて、製造工程および製造コストを削減することができる。さらに、ゲート絶縁層4、第1絶縁層11および第2絶縁層17を一括してエッチングすることができるので、TFT基板105に比べて、製造工程および製造コストを削減することができる。
[0414]
 ・TFT基板106の製造方法
 図27~図30を参照して、TFT基板106の製造方法を説明する。
[0415]
 図27(a)~(e)、図28(a)~(c)、図29(a)~(c)および図30(a)~(b)は、TFT基板106の製造方法の一例を示す工程断面図である。これらの図は、それぞれ、図25(a)~(d)および図26(a)に対応する断面を示している。なお、図26(b)および図26(c)に対応する断面については、図示を省略するが、それぞれ、図26(a)および図25(d)に対応する断面と同様の方法で形成される。各層の材料、厚さ、形成方法などは、図5を参照しながら前述した方法と同様であれば適宜説明を省略することもある。
[0416]
 上述のように、TFT基板106は、誘電体基板1上に、ゲートメタル層3、ゲート絶縁層4、ソースメタル層7、第1絶縁層11、パッチメタル層15l、第2絶縁層17および上部導電層19をこの順で有している。
[0417]
 ゲートメタル層3は、TFT10のゲート電極3G、ゲートバスラインGL、CSバスラインCL、下部補助容量電極3C、ソース-ゲート接続部SGのソース下部接続配線3sg、コモン-CS接続部CCの下部接続部3cc、ならびに、各端子部の下部接続部3gA、3cおよび3sAを含む。
[0418]
 ソースメタル層7は、TFT10のソース電極7Sおよびドレイン電極7D、ソースバスラインSL、上部補助容量電極7C、ならびに、ソース-ゲート接続部SGのソースバスライン接続部7sgを含む。
[0419]
 パッチメタル層15lは、パッチ電極15、アンテナ単位領域Uの接続部15a、第1トランスファー端子部PT1および第2トランスファー端子部PT2の下部接続部15p1および15p2を含む。
[0420]
 上部導電層19は、ソース-ゲート接続部SGのソースバスライン上部接続部19sg、コモン-CS接続部CCの上部接続部19cc、ならびに、各端子部の上部接続部19gA、19c、19sA、19p1および19p2を含む。
[0421]
 まず、図27(a)に示すように、誘電体基板1上に、スパッタ法などによって、ゲート用導電膜3’を形成する。ここでは、ゲート用導電膜3’として、Al膜(厚さ:例えば150nm)およびMoN膜(厚さ:例えば100nm)をこの順で積層した積層膜(MoN/Al)を形成する。
[0422]
 次いで、ゲート用導電膜3’をパターニングすることにより、図27(b)に示すように、ゲートメタル層3を形成する。具体的には、アンテナ単位形成領域にゲート電極3G、下部補助容量電極3C、ゲートバスラインGLおよびCSバスラインCLを形成し、ソース-ゲート接続部形成領域にソース下部接続配線3sgを形成し、各端子部形成領域に下部接続部3sA、3gAおよび3cを形成し、コモン-CS接続部形成領域に下部接続部3ccを形成する。ここでは、ゲート用導電膜3’のパターニングは、ウェットエッチングによって行う。
[0423]
 この後、図27(c)に示すように、ゲートメタル層3を覆うようにゲート絶縁膜4、真性アモルファスシリコン膜5’およびn +型アモルファスシリコン膜6’をこの順で形成する。簡単のために、ゲート絶縁層4とゲート絶縁膜4とを同じ参照符号で示す。ここでは、ゲート絶縁膜4として、例えば厚さ350nmの窒化珪素(SixNy)膜を形成する。また、例えば厚さ120nmの真性アモルファスシリコン膜5’および例えば厚さ30nmのn +型アモルファスシリコン膜6’を形成する。
[0424]
 次いで、真性アモルファスシリコン膜5’およびn +型アモルファスシリコン膜6’をパターニングすることにより、図27(d)に示すように、島状の半導体層5およびコンタクト層6を得る。なお、半導体層5に用いる半導体膜はアモルファスシリコン膜に限定されない。例えば、半導体層5として酸化物半導体層を形成してもよい。この場合には、半導体層5と、ソース電極およびドレイン電極との間にコンタクト層を設けなくてもよい。
[0425]
 次いで、図27(e)に示すように、ゲート絶縁膜4上およびコンタクト層6上にソース用導電膜7’を形成する。ここでは、ソース用導電膜7’として、MoN(厚さ:例えば50nm)、Al(厚さ:例えば150nm)およびMoN(厚さ:例えば100nm)をこの順で積層した積層膜(MoN/Al/MoN)を形成する。
[0426]
 次いで、ソース用導電膜7’をパターニングすることによって、図28(a)に示すように、ソースメタル層7を形成する。具体的には、アンテナ単位形成領域にソース電極7Sおよびドレイン電極7D、ソースバスラインSL、上部補助容量電極7Cを形成し、ソース-ゲート接続部形成領域にソースバスライン接続部7sgを形成する。このとき、コンタクト層6もエッチングされ、互いに分離されたソースコンタクト層6Sとドレインコンタクト層6Dとが形成される。ここでは、ソース用導電膜7’のパターニングは、ウェットエッチングによって行う。例えばリン酸、硝酸および酢酸を含む水溶液を用いて、ウェットエッチングでMoN膜およびAl膜を同時にパターニングする。このようにして、TFT10が得られる。
[0427]
 ここで、ソース-ゲート接続部形成領域において、ソース下部接続配線3sgの少なくとも一部は、ソースバスライン接続部7sgと重ならないようにソースメタル層7が形成されている。また、各端子部形成領域は、ソースメタル層7に含まれる導電部を有しない。
[0428]
 次に、図28(b)に示すように、TFT10およびソースメタル層7を覆うように第1絶縁膜11を形成する。簡単のために、第1絶縁層11と第1絶縁膜11とを同じ参照符号で示す。この例では、第1絶縁膜11は、半導体層5のチャネル領域と接するように形成される。ここでは、第1絶縁膜11として、例えば厚さ330nmの窒化珪素(SixNy)膜を形成する。
[0429]
 続いて、図28(c)に示すように、第1絶縁膜11上にパッチ用導電膜15’を形成する。ここでは、パッチ用導電膜15’として、MoN膜(厚さ:例えば50nm)、Al膜(厚さ:例えば1000nm)およびMoN膜(厚さ:例えば50nm)をこの順で含む積層膜(MoN/Al/MoN)を形成する。あるいは、パッチ用導電膜15’として、Ti膜(厚さ:例えば20nm)およびCu膜(厚さ:例えば500nm)をこの順で含む積層膜(Cu/Ti)を形成してもよい。
[0430]
 次いで、パッチ用導電膜15’をパターニングすることにより、図29(a)に示すように、パッチメタル層15lを形成する。具体的には、アンテナ単位領域形成領域にパッチ電極15および接続部15aを形成し、第1トランスファー端子部形成領域に下部接続部15p1を形成し、第2トランスファー端子部形成領域に下部接続部15p2を形成する。
[0431]
 パッチ用導電膜15’として、MoN、AlおよびMoNをこの順で積層した積層膜(MoN/Al/MoN)を形成した場合は、パッチ用導電膜15’のパターニングは、例えば、エッチング液としてリン酸、硝酸および酢酸を含む水溶液を用いて、ウェットエッチングでMoN膜およびAl膜を同時にパターニングする。パッチ用導電膜15’として、TiおよびCuをこの順で積層した積層膜(Cu/Ti)を形成した場合は、パッチ用導電膜15’は、例えば、エッチング液として混酸水溶液を用いてウェットエッチングでパターニングすることができる。
[0432]
 図29(a)に示すように、パッチ用導電膜15’のパターニング工程においては、ゲート絶縁層4および第1絶縁層11に開口部は形成されていない。すなわち、ソース-ゲート接続部形成領域に形成されているソースバスライン接続部7sgは第1絶縁層11で覆われており、ソース-ゲート接続部形成領域に形成されているソース下部接続配線3sgはゲート絶縁層4および第1絶縁層11で覆われている。従って、ソースバスライン接続部7sgおよびソース下部接続配線3sgは、パッチ用導電膜15’のパターニング工程においてエッチングダメージをほぼ受けない。
[0433]
 次いで、図29(b)に示すように、パッチメタル層15l上および第1絶縁層11上に第2絶縁膜17を形成する。簡単のために、第2絶縁層17と第2絶縁膜17とを同じ参照符号で示す。ここでは、第2絶縁膜17として、例えば厚さ100nmの窒化珪素(SixNy)膜を形成する。第2絶縁膜17は、パッチメタル層15lを覆うように形成される。
[0434]
 次いで、公知のフォトリソグラフィプロセスによって、第2絶縁膜17、第1絶縁膜11およびゲート絶縁膜4のエッチングを行うことにより、図29(c)に示すように、第2絶縁層17、第1絶縁層11およびゲート絶縁層4を形成する。
[0435]
 具体的には、アンテナ単位形成領域においては、ドレイン電極7Dから延設されている部分に達するコンタクトホールCH_aを第2絶縁膜17および第1絶縁膜11に形成し、接続部15aに達する開口部17bを第2絶縁膜17に形成する。ソース-ゲート接続部形成領域においては、第2絶縁膜17、第1絶縁膜11およびゲート絶縁膜4に、ソース下部接続配線3sgに達するコンタクトホールCH_sg1を形成し、第2絶縁膜17および第1絶縁膜11に、ソースバスライン接続部7sgに達するコンタクトホールCH_sg2を形成する。ソース端子部形成領域においては、第2絶縁膜17、第1絶縁膜11およびゲート絶縁膜4に、下部接続部3sAに達するコンタクトホールCH_sを形成する。ゲート端子部形成領域においては、第2絶縁膜17、第1絶縁膜11およびゲート絶縁膜4に、下部接続部3gAに達するコンタクトホールCH_gを形成する。CS端子部形成領域においては、第2絶縁膜17、第1絶縁膜11およびゲート絶縁膜4に、下部接続部3cに達するコンタクトホールCH_cを形成する。第1トランスファー端子部形成領域においては、第2絶縁膜17に、下部接続部15p1に達する開口部17p1を形成する。第2トランスファー端子部形成領域においては、第2絶縁膜17に、下部接続部15p2に達する開口部17p2を形成する。コモン-CS接続部形成領域においては、第2絶縁膜17、第1絶縁膜11およびゲート絶縁膜4に、下部接続部3ccに達するコンタクトホールCH_ccを形成する。
[0436]
 このエッチング工程では、ソースメタル層7およびパッチメタル層15lをエッチストップとして第2絶縁層17、第1絶縁膜11およびゲート絶縁膜4のエッチングが行われる。
[0437]
 例えばアンテナ単位形成領域では、ドレイン電極7Dから延設された部分に重なる領域において、第2絶縁膜17および第1絶縁膜11が一括してエッチングされるとともに、接続部15aに重なる領域においては、接続部15aがエッチストップとして機能することにより第2絶縁膜17のみがエッチングされる。これにより、コンタクトホールCH_aおよび開口部17bが得られる。コンタクトホールCH_aは、第1絶縁層11に形成され、ドレイン電極7Dから延設された部分に達する開口部11aと、第2絶縁層17に形成され、開口部11aに重なる開口部17aとを有する。ここで、ドレイン電極7Dおよびドレイン電極7Dから延設された部分の少なくとも一部は、パッチメタル層15lと重ならないように形成されているので、第1絶縁膜11および第2絶縁膜17にコンタクトホールCH_aが形成される。コンタクトホールCH_aの側面において、開口部11aの側面と開口部17aの側面とが整合していてもよい。
[0438]
 ソース-ゲート接続部形成領域では、ソース下部接続配線3sgに重なる領域においては、第2絶縁膜17、第1絶縁膜11およびゲート絶縁膜4が一括してエッチングされるとともに、ソースバスライン接続部7sgに重なる領域においてはソースバスライン接続部7sgがエッチストップとして機能することにより第2絶縁膜17および第1絶縁膜11がエッチングされる。これにより、コンタクトホールCH_sg1およびコンタクトホールCH_sg2が得られる。コンタクトホールCH_sg1は、ゲート絶縁層4に形成され、ソース下部接続配線3sgに達する開口部4sg1と、第1絶縁層11に形成され、開口部4sg1に重なる開口部11sg1と、第2絶縁層17に形成され、開口部11sg1に重なる開口部17sg1とを有する。コンタクトホールCH_sg2は、第1絶縁層11に形成され、ソースバスライン接続部7sgに達する開口部11sg2と、第2絶縁層17に形成され、開口部11sg2に重なる開口部17sg2とを有する。ここで、ソース下部接続配線3sgの少なくとも一部は、ソースバスライン接続部7sgと重ならないように形成されているので、ゲート絶縁膜4、第1絶縁膜11および第2絶縁膜17にコンタクトホールCH_sg1が形成される。コンタクトホールCH_sg1の側面において、開口部4sg1の側面と開口部11sg1の側面と開口部17sg1の側面とが整合していてもよい。コンタクトホールCH_sg2の側面において、開口部11sg2の側面と開口部17sg2の側面とが整合していてもよい。
[0439]
 第2絶縁膜17、第1絶縁膜11およびゲート絶縁膜4は、例えば、同一のエッチャントを用いて一括してエッチングされる。ここでは、フッ素系ガスを用いたドライエッチングによって第2絶縁膜17、第1絶縁膜11およびゲート絶縁膜4をエッチングする。第2絶縁膜17、第1絶縁膜11およびゲート絶縁膜4は、異なるエッチャントを用いてエッチングされてもよい。
[0440]
 ソース端子部形成領域、ゲート端子部形成領域、CS端子部形成領域、およびコモン-CS接続部形成領域のそれぞれにおいては、ソースメタル層7およびパッチメタル層15lに含まれる導電部が形成されていないので、第2絶縁膜17、第1絶縁膜11およびゲート絶縁膜4が一括してエッチングされる。
[0441]
 ソース端子部形成領域においては、第2絶縁膜17、第1絶縁膜11およびゲート絶縁膜4が一括してエッチングされることによってコンタクトホールCH_sが形成される。コンタクトホールCH_sは、ゲート絶縁層4に形成され、下部接続部3sAに達する開口部4sと、第1絶縁層11に形成され、開口部4sに重なる開口部11sと、第2絶縁層17に形成され、開口部11sに重なる開口部17sとを有する。コンタクトホールCH_sの側面において、開口部4sの側面と開口部11sの側面と開口部17sの側面とが整合していてもよい。
[0442]
 ゲート端子部形成領域においては、第2絶縁膜17、第1絶縁膜11およびゲート絶縁膜4が一括してエッチングされることによってコンタクトホールCH_gが形成される。コンタクトホールCH_gは、ゲート絶縁層4に形成され、下部接続部3gAに達する開口部4gと、第1絶縁層11に形成され、開口部4gに重なる開口部11gと、第2絶縁層17に形成され、開口部11gに重なる開口部17gとを有する。コンタクトホールCH_gの側面において、開口部4gの側面と開口部11gの側面と開口部17gの側面とが整合していてもよい。
[0443]
 CS端子部形成領域においては、第2絶縁膜17、第1絶縁膜11およびゲート絶縁膜4が一括してエッチングされることによってコンタクトホールCH_cが形成される。コンタクトホールCH_cは、ゲート絶縁層4に形成され、下部接続部3cに達する開口部4cと、第1絶縁層11に形成され、開口部4cに重なる開口部11cと、第2絶縁層17に形成され、開口部11cに重なる開口部17cとを有する。コンタクトホールCH_cの側面において、開口部4cの側面と開口部11cの側面と開口部17cの側面とが整合していてもよい。
[0444]
 コモン-CS接続部形成領域においては、第2絶縁膜17、第1絶縁膜11およびゲート絶縁膜4が一括してエッチングされることによってコンタクトホールCH_ccが形成される。コンタクトホールCH_ccは、ゲート絶縁層4に形成され、下部接続部3ccに達する開口部4ccと、第1絶縁層11に形成され、開口部4ccに重なる開口部11ccと、第2絶縁層17に形成され、開口部11ccに重なる開口部17ccとを有する。コンタクトホールCH_ccの側面において、開口部4ccの側面と開口部11ccの側面と開口部17ccの側面とが整合していてもよい。
[0445]
 次いで、図30(a)に示すように、第2絶縁層17上、コンタクトホールCH_a内、開口部17b内、コンタクトホールCH_sg1内、コンタクトホールCH_sg2内、コンタクトホールCH_s内、コンタクトホールCH_g内、コンタクトホールCH_c内、開口部17p1内、開口部17p2内、およびコンタクトホールCH_cc内に、例えばスパッタ法により上部導電膜19’を形成する。上部導電膜19’は、例えば透明導電膜を含む。ここでは、上部導電膜19’として、例えば厚さ70nmのITO膜を用いる。あるいは、上部導電膜19’として、Ti(厚さ:例えば50nm)およびITO(厚さ:例えば70nm)をこの順で積層した積層膜(ITO/Ti)を用いてもよい。Ti膜に代えて、MoNbNi膜、MoNb膜、MoW膜、W膜およびTa膜からなる群から選択される1つの膜または2以上の膜の積層膜を用いてもよい。すなわち、上部導電膜19’として、Ti膜、MoNbNi膜、MoNb膜、MoW膜、W膜およびTa膜からなる群から選択される1つの膜または2以上の膜の積層膜と、ITO膜とをこの順で積層した積層膜を用いてもよい。
[0446]
 次いで、上部導電膜19’をパターニングすることにより、図30(b)に示すように、上部導電層19を形成する。具体的には、アンテナ単位形成領域においてコンタクトホールCH_a内でドレイン電極7Dから延設された部分と接触し、開口部17b内で接続部15aと接触するパッチドレイン接続部19aと、ソース-ゲート接続部形成領域においてコンタクトホールCH_sg1内でソース下部接続配線3sgと接触し、コンタクトホールCH_sg2内でソースバスライン接続部7sgと接触する上部接続部19sgと、ソース端子部形成領域においてコンタクトホールCH_s内で下部接続部3sAと接触する上部接続部19sAと、ゲート端子部形成領域においてコンタクトホールCH_g内で下部接続部3gAと接触する上部接続部19gAと、CS端子部形成領域においてコンタクトホールCH_c内で下部接続部3cと接触する上部接続部19cと、第1トランスファー端子部形成領域において開口部17p1内で下部接続部15p1と接触する上部接続部19p1と、第2トランスファー端子部形成領域において開口部17p2内で下部接続部15p2と接触する上部接続部19p2と、コモン-CS接続部形成領域においてコンタクトホールCH_cc内で下部接続部3ccと接触する上部接続部19ccとを形成する。これにより、アンテナ単位領域U、ソース-ゲート接続部SG、ソース端子部ST、ゲート端子部GT、CS端子部CT、第1トランスファー端子部PT1、第2トランスファー端子部PT2、およびコモン-CS接続部CCが得られる。
[0447]
 このようにして、TFT基板106が製造される。
[0448]
 (変形例)
 本実施形態の変形例のTFT基板は、下部導電層13をさらに有する点において、TFT基板106と異なる。
[0449]
 以下、図31~図33を参照しながら、本実施形態の変形例のTFT基板107を説明する。以下では、TFT基板106と異なる点を主に説明する。
[0450]
 図31(a)~(c)は、TFT基板107の模式的な平面図である。図31(a)は、送受信領域R1のアンテナ単位領域Uを示し、図31(b)は、非送受信領域R2に設けられたトランスファー端子部PT、コモン-CS接続部CC、ゲート端子部GTおよびCS端子部CTを示し、図31(c)は、非送受信領域R2に設けられたソース-ゲート接続部SGおよびソース端子部STを示している。
[0451]
 図32(a)~(d)および図33(a)~(d)は、それぞれ、TFT基板107の模式的な断面図である。図32(a)は、図31(a)中のA-A’線に沿ったアンテナ単位領域Uの断面を示し、図32(b)は、図31(b)中のB-B’線に沿った第1トランスファー端子部PT1の断面を示し、図32(c)は、図31(c)中のC-C’線に沿ったソース-ゲート接続部SGの断面を示し、図32(d)は、図31(c)中のD-D’線に沿ったソース端子部STの断面を示し、図33(a)は、図31(b)中のE-E’線に沿った第2トランスファー端子部PT2の断面を示し、図33(b)は、図31(b)中のF-F’線に沿った第1トランスファー端子部PT1の断面を示し、図33(c)は、図31(b)中のG-G’線に沿ったコモン-CS接続部CCの断面を示し、図33(d)は、図31(c)中のH-H’線に沿ったソース-ゲート接続部SGおよびソース端子部STの断面を示している。
[0452]
 ・アンテナ単位領域U
 図31(a)および図32(a)に示すように、TFT基板107のアンテナ単位領域Uは、下部導電層13をさらに含む点において、TFT基板106のアンテナ単位領域の構成と異なる。TFT基板107においても、パッチドレイン接続部19aを有することによって、第4の実施形態によるTFT基板105に比べて優れた動作安定性を有するという利点を得ることができる。
[0453]
 TFT基板107において、第1絶縁層11は、ドレイン電極7Dから延設された部分に達する開口部11aおよび開口部11dを有する。開口部11aおよび開口部11dは、互いに離間して形成されている。図示する例では、開口部11dは、ドレイン電極7Dから延設された上部補助容量電極7Cに達している。
[0454]
 下部導電層13は、第1絶縁層11上および開口部11d内に形成された接続部13cを含む。接続部13cは、開口部11d内でドレイン電極7Dから延設された部分と接続されている。例えばここでは、接続部13cは、開口部11d内でドレイン電極7Dから延設された部分と接触している。
[0455]
 パッチメタル層15lは、パッチ電極15と、接続部15aとを含む。接続部15aは、接続部13c上に形成され、接続部13cと電気的に接続されている。例えばここでは、接続部15aは、接続部13cと直接接触するように形成されている。従って、TFT基板107においては、パッチ電極15とドレイン電極7Dとは、接続部13cおよび接続部15aを介して電気的に接続されているとともに、パッチドレイン接続部19aを介しても電気的に接続されている。
[0456]
 下部導電層13は、例えば酸化物導電層(例えばITO層)を含む。既に説明したように、酸化物導電層を含む下部導電層13(接続部13c)が、パッチメタル層15l(接続部15a)の高融点金属含有層(下層)と直接接触している部分を含むことによって、接続部13cと接続部15aとの間のコンタクト抵抗が大きくなることがある。しかしながら、TFT基板107においては、パッチ電極15およびドレイン電極7Dは、パッチドレイン接続部19aを介しても電気的に接続されているので、接続部13cと接続部15aとの間のコンタクト抵抗が大きくなっても、ドレイン電極7Dとパッチ電極15との間のコンタクト不良が抑制される。TFT基板107は、TFT基板105に比べて動作安定性に優れている。
[0457]
 ・第1トランスファー端子部PT1およびコモン-CS接続部CC
 図31(b)および図32(b)に示すように、TFT基板107の第1トランスファー端子部PT1は、TFT基板106と異なる構成を有してもよい。ここでは、TFT基板107の第1トランスファー端子部PT1は、TFT基板105の第1トランスファー端子部PT1と同じ構成を有する。ただし、図31(b)および図33(c)に示すように、TFT基板107は、コモン-CS接続部CCを有する点において、TFT基板105と異なる。コモン-CS接続部CCの構成は、TFT基板106と同じである。TFT基板107は、コモン-CS接続部CCを有することによって、第1トランスファー端子部PT1の下部接続部とCSバスラインとが電気的に接続されている。
[0458]
 TFT基板107において、コモン-CS接続部CCの下部接続部3ccは、第1トランスファー端子部PT1の下部接続部3pxと電気的に接続されている。例えば、下部接続部3ccは、下部接続部3pxから延設されている。また、コモン-CS接続部CCの上部接続部19ccは、第1トランスファー端子部PT1の上部接続部19pxと電気的に接続されている。例えば、上部接続部19ccは、上部接続部19pxから延設されている。
[0459]
 TFT基板105と同様に、TFT基板107の第1トランスファー端子部PT1において、酸化物導電層を含む下部導電層13(第1導電部13px)は、パッチメタル層15l(第2導電部15px)の高融点金属含有層と直接接触している部分を含む。従って、TFT基板107の第1トランスファー端子部PT1において、第1導電部13pxおよび第2導電部15pxの間のコンタクト抵抗が大きくなることがある。しかしながら、TFT基板107は、コモン-CS接続部CCを有するので、TFT基板107においては、上部接続部19pxとCSバスラインCLとの間のコンタクト不良が抑制される。TFT基板107は、TFT基板105に比べて動作安定性に優れている。
[0460]
 ・TFT基板107の製造方法
 図34~図38を参照して、TFT基板107の製造方法を説明する。
[0461]
 図34(a)~(e)、図35(a)~(d)、図36(a)~(c)、図37(a)~(b)および図38(a)~(b)は、TFT基板107の製造方法の一例を示す工程断面図である。これらの図は、それぞれ、図32(a)~(d)および図33(a)に対応する断面を示している。以下では、図27~図30を参照して説明したTFT基板106の製造方法と異なる点を主に説明する。
[0462]
 まず、図34(a)~(e)および図35(a)~(b)に示すように、誘電体基板1上に、ゲートメタル層3、ゲート絶縁膜4、島状の半導体層5、コンタクト層6S、6D、ソースメタル層7、および第1絶縁膜11を形成する。これらの工程は、図27(a)~(e)および図28(a)~(b)を参照して説明した工程と同様に行われる。ただし、ここでは、図34(b)に示すように、ゲートメタル層3を形成する工程において、第1トランスファー端子部形成領域に下部接続部3pxをさらに形成する点において、TFT基板106の製造方法と異なる。
[0463]
 次に、図35(c)に示すように、公知のフォトリソグラフィプロセスによって、第1絶縁膜11およびゲート絶縁膜4のエッチングを行う。これにより、アンテナ単位形成領域においてドレイン電極7Dから延設された部分に達する開口部11dを第1絶縁膜11に形成し、第1トランスファー端子部形成領域において下部接続部3pxに達するコンタクトホールCH_pxをゲート絶縁膜4および第1絶縁膜11に形成する。
[0464]
 この工程では、ソース-ゲート接続部形成領域、ソース端子部形成領域、ゲート端子部形成領域、CS端子部形成領域、第2トランスファー端子部形成領域およびコモン-CS接続部形成領域においてはゲート絶縁膜4および第1絶縁膜11に開口部を形成しない。
[0465]
 第1絶縁膜11およびゲート絶縁膜4は、例えば、同一のエッチャントを用いて一括してエッチングされる。ここでは、フッ素系ガスを用いたドライエッチングによって第1絶縁膜11およびゲート絶縁膜4をエッチングする。第1絶縁膜11およびゲート絶縁膜4は、異なるエッチャントを用いてエッチングされてもよい。
[0466]
 第1トランスファー端子部形成領域においては、第1絶縁膜11およびゲート絶縁膜4が一括してエッチングされることによってコンタクトホールCH_pxが形成される。コンタクトホールCH_pxは、ゲート絶縁膜4に形成され、下部接続部3pxに達する開口部4pxと、第1絶縁膜11に形成され、開口部4pxに重なる開口部11pxとを有する。コンタクトホールCH_pxの側面において、開口部4pxの側面と開口部11pxの側面とが整合していてもよい。
[0467]
 次に、図35(d)に示すように、第1絶縁膜11上、開口部11d内およびコンタクトホールCH_px内に、例えばスパッタ法により下部導電膜13’を形成する。下部導電膜13’は、例えば酸化物導電膜を含む。ここでは、下部導電膜13’として、例えば厚さ70nmのITO膜を形成する。
[0468]
 次いで、下部導電膜13’をパターニングすることにより、図36(a)に示すように、下部導電層13を形成する。具体的には、アンテナ単位形成領域において開口部11d内でドレイン電極7Dから延設された部分と接触する接続部13cと、第1トランスファー端子部形成領域においてコンタクトホールCH_px内で下部接続部3pxと接触する第1導電部13pxとを形成する。
[0469]
 続いて、図36(b)に示すように、下部導電層13上および第1絶縁膜11上にパッチ用導電膜15’を形成する。この工程は、図28(c)を参照して説明した工程と同様に行われる。
[0470]
 次いで、パッチ用導電膜15’をパターニングすることにより、図36(c)に示すように、パッチメタル層15lを形成する。この工程は、図29(a)を参照して説明した工程と同様に行われる。ここでは、具体的には、アンテナ単位領域形成領域にパッチ電極15および接続部15aを形成し、第1トランスファー端子部形成領域に第2導電部15pxを形成し、第2トランスファー端子部形成領域に下部接続部15p2を形成する。
[0471]
 アンテナ単位形成領域において、接続部15aは、接続部13cと接続されるように形成される。ここでは、接続部15aは、接続部13cと接触するように形成される。また、第1トランスファー端子部形成領域において、第2導電部15pxは、第1導電部13pxと接続されるように形成される。ここでは、第2導電部15pxは、第1導電部13pxと接触するように形成される。
[0472]
 図36(c)に示すように、パッチ用導電膜15’のパターニング時に、ソース-ゲート接続部形成領域においてゲート絶縁層4および第1絶縁層11に開口部は形成されていない。すなわち、ソース-ゲート接続部形成領域に形成されているソースバスライン接続部7sgは第1絶縁層11で覆われており、ソース-ゲート接続部形成領域に形成されているソース下部接続配線3sgはゲート絶縁層4および第1絶縁層11で覆われている。従って、TFT基板106の製造方法と同様に、TFT基板107の製造方法においても、ソースバスライン接続部7sgおよびソース下部接続配線3sgは、パッチ用導電膜15’のパターニング工程においてエッチングダメージをほぼ受けない。
[0473]
 次に、図37(a)に示すように、パッチメタル層15l上および第1絶縁層11上に第2絶縁膜17を形成する。この工程は、図29(b)を参照して説明した工程と同様に行われる。
[0474]
 次いで、第2絶縁膜17、第1絶縁膜11およびゲート絶縁膜4のエッチングを行うことにより、図37(b)に示すように、第2絶縁層17、第1絶縁層11およびゲート絶縁層4を形成する。この工程は、図29(c)を参照して説明した工程と同様に行われる。ここでは、第1トランスファー端子部形成領域においては、第2絶縁膜17に、第2導電部15pxに達する開口部17pxを形成する点において、TFT基板106の製造方法と異なる。
[0475]
 次いで、図38(a)に示すように、第2絶縁層17上、コンタクトホールCH_a内、開口部17b内、コンタクトホールCH_sg1内、コンタクトホールCH_sg2内、コンタクトホールCH_s内、コンタクトホールCH_g内、コンタクトホールCH_c内、開口部17px内、開口部17p2内、およびコンタクトホールCH_cc内に、上部導電膜19’を形成する。この工程は、図30(a)を参照して説明した工程と同様に行われる。
[0476]
 次いで、上部導電膜19’をパターニングすることにより、図38(b)に示すように、上部導電層19を形成する。この工程は、図30(b)を参照して説明した工程と同様に行われる。ここでは、第1トランスファー端子部形成領域において開口部17px内で第2導電部15pxと接触する上部接続部19pxを形成する。これにより、アンテナ単位領域U、ソース-ゲート接続部SG、ソース端子部ST、ゲート端子部GT、CS端子部CT、第1トランスファー端子部PT1、第2トランスファー端子部PT2、およびコモン-CS接続部CCが得られる。
[0477]
 このようにして、TFT基板107が製造される。
[0478]
 本発明の実施形態による走査アンテナは、必要に応じて、例えばプラスチック製の筺体に収容される。筺体にはマイクロ波の送受信に影響を与えない誘電率ε Mが小さい材料を用いることが好ましい。また、筺体の送受信領域R1に対応する部分には貫通孔を設けてもよい。さらに、液晶材料が光に曝されないように、遮光構造を設けてもよい。遮光構造は、例えば、TFT基板101の誘電体基板1および/またはスロット基板201の誘電体基板51の側面から誘電体基板1および/または51内を伝播し、液晶層に入射する光を遮光するように設ける。誘電異方性Δε Mが大きな液晶材料は、光劣化しやすいものがあり、紫外線だけでなく、可視光の中でも短波長の青色光も遮光することが好ましい。遮光構造は、例えば、黒色の粘着テープなどの遮光性のテープを用いることによって、必要な個所に容易に形成できる。

産業上の利用可能性

[0479]
 本発明による実施形態は、例えば、移動体(例えば、船舶、航空機、自動車)に搭載される衛星通信や衛星放送用の走査アンテナおよびその製造に用いられる。

符号の説明

[0480]
1    :誘電体基板
2    :下地絶縁膜
3    :ゲートメタル層
3G   :ゲート電極
3c、3cc、3gA、3px、3sA:下部接続部
3sg  :ソース下部接続配線
4    :ゲート絶縁層
4c、4cc、4g、4px、4s、4sg1:開口部
5    :半導体層
6D   :ドレインコンタクト層
6S   :ソースコンタクト層
7    :ソースメタル層
7D   :ドレイン電極
7S   :ソース電極
7p   :ソース接続配線
7sg  :ソースバスライン接続部
11   :第1絶縁層
11a、11c、11cc、11d、11g、11px:開口部
11s、11sg1、11sg2、11x:開口部
13   :下部導電層
13c、13x  :接続部
13px :第1導電部
13sg :ソースバスライン上部接続部
15   :パッチ電極
15l  :パッチメタル層
15p  :パッチ接続部
15p1、15p2  :下部接続部
15px :第2導電部
15x  :接続部
17   :第2絶縁層
17a、17b、17c、17cc、17g、17p1、17p2 :開口部
17px、17s、17sg1、17sg2 :開口部
18g、18s、18p  :開口部
19   :上部導電層
19a  :パッチドレイン接続部
19g  :ゲート端子用上部接続部
19p  :トランスファー端子用上部接続部
19s  :ソース端子用上部接続部
19c、19cc、19gA、19p1、19p2、19px、19sA :上部接続部
19sg :ソースバスライン上部接続部
21   :アライメントマーク
23   :保護導電層
51   :誘電体基板
52   :第3絶縁層
54   :誘電体層(空気層)
55   :スロット電極
55L  :下層
55M  :主層
55U  :上層
55c  :コンタクト面
57   :スロット
58   :第4絶縁層
60   :上部接続部
65   :反射導電板
67   :接着層
68   :ヒーター用抵抗膜
70   :給電装置
71   :導電性ビーズ
72   :給電ピン
73   :シール部
101、102、103、104  :TFT基板
105、106、107  :TFT基板
201、203  :スロット基板
1000   :走査アンテナ
CH1、CH2、CH3、CH4、CH5、CH6  :コンタクトホール
CH_a、CH_c、CH_cc、CH_g :コンタクトホール
CH_px、CH_s、CH_sg1、CH_sg2 :コンタクトホール
CH_sgx1、CH_sgx2 :コンタクトホール
GD   :ゲートドライバ
GL   :ゲートバスライン
GT   :ゲート端子部
SD   :ソースドライバ
SL   :ソースバスライン
ST   :ソース端子部
PT   :トランスファー端子部
IT   :端子部
LC   :液晶層
R1   :送受信領域
R2   :非送受信領域
Rs   :シール領域
U、U1、U2    :アンテナ単位、アンテナ単位領域

請求の範囲

[請求項1]
 誘電体基板と、前記誘電体基板上に配列された複数のアンテナ単位領域とを有し、
 前記複数のアンテナ単位領域のそれぞれは、TFTと、前記TFTのドレイン電極に電気的に接続されたパッチ電極とを有し、
 前記複数のアンテナ単位領域を含む送受信領域と、前記送受信領域以外の領域に位置する非送受信領域とを備えるTFT基板であって、
 前記誘電体基板に支持され、前記TFTのゲート電極を含むゲートメタル層と、
 前記ゲートメタル層上に形成されたゲート絶縁層と、
 前記ゲート絶縁層上に形成され、前記TFTのソース電極および前記ドレイン電極を含むソースメタル層と、
 前記ソースメタル層上に形成された第1絶縁層と、
 前記第1絶縁層上に形成され、前記パッチ電極を含むパッチメタル層と、
 前記パッチメタル層上に形成された第2絶縁層と、
 前記第2絶縁層上に形成された上部導電層と
を有し、
 前記上部導電層は、前記パッチ電極および前記ドレイン電極と電気的に接続されたパッチドレイン接続部を含む、TFT基板。
[請求項2]
 前記第1絶縁層と前記パッチメタル層との間に形成された下部導電層をさらに有する、請求項1に記載のTFT基板。
[請求項3]
 前記下部導電層は、前記パッチメタル層と直接接触している部分を含む、請求項2に記載のTFT基板。
[請求項4]
 前記下部導電層は、酸化物導電層を含む、請求項2または3に記載のTFT基板。
[請求項5]
 前記パッチメタル層は、
  Ti、W、Mo、TaおよびNbからなる群から選択される少なくとも1つの元素を含む第1メタル層と、
  前記第1メタル層上に形成され、Cu、Al、AgおよびAuからなる群から選択される少なくとも1つの元素を含む第2メタル層と
を含む、請求項1から4のいずれかに記載のTFT基板。
[請求項6]
 前記上部導電層は、
  透明導電層を含む第1導電層と、
  前記第1導電層の下に形成され、Ti層、MoNb層、MoNbNi層、MoW層、W層およびTa層からなる群から選択される少なくとも1つの層から形成されている第2導電層と
を含む、請求項1から5のいずれかに記載のTFT基板。
[請求項7]
 前記ゲートメタル層は、前記TFTの前記ゲート電極に接続されたゲートバスラインをさらに含み、
 前記ソースメタル層は、前記TFTの前記ソース電極に接続されたソースバスラインをさらに含み、
 前記TFT基板は、前記非送受信領域に配置されたソース-ゲート接続部をさらに有し、
 前記ソース-ゲート接続部は、
  前記ゲートメタル層に含まれ、前記ゲートバスラインと電気的に分離されたソース下部接続配線と、
  前記ソースメタル層に含まれ、前記ソースバスラインに電気的に接続されたソースバスライン接続部と、
  前記ゲート絶縁層、前記第1絶縁層および前記第2絶縁層に形成され、前記ソース下部接続配線に達する第1コンタクトホールと、
  前記第1絶縁層および前記第2絶縁層に形成され、前記ソースバスライン接続部に達する第2コンタクトホールと、
  前記上部導電層に含まれ、前記第1コンタクトホール内で前記ソース下部接続配線と接続されており、前記第2コンタクトホール内で前記ソースバスライン接続部と接続されているソースバスライン上部接続部と
を有する、請求項1から6のいずれかに記載のTFT基板。
[請求項8]
 前記非送受信領域に配置されたソース端子部をさらに有し、
 前記ソース端子部は、
  前記ゲートメタル層に含まれ、前記ソース下部接続配線と電気的に接続されたソース端子用下部接続部と、
  前記ゲート絶縁層、前記第1絶縁層および前記第2絶縁層に形成され、前記ソース端子用下部接続部に達する第3コンタクトホールと、
  前記上部導電層に含まれ、前記第3コンタクトホール内で前記ソース端子用下部接続部と接続されているソース端子用上部接続部と
を有する、請求項7に記載のTFT基板。
[請求項9]
 前記複数のアンテナ単位領域のそれぞれは、
  前記ソースメタル層に含まれ、前記ドレイン電極と電気的に接続された上部補助容量電極と、
  前記ゲートメタル層に含まれ、前記ゲート絶縁層を介して前記上部補助容量電極と対向する下部補助容量電極と
をさらに有し、
 前記ゲートメタル層は、前記下部補助容量電極に接続されたCSバスラインをさらに含み、
 前記TFT基板は、前記非送受信領域に配置されたCS端子部およびトランスファー端子部をさらに有し、
 前記CS端子部は、
  前記ゲートメタル層に含まれ、前記CSバスラインと電気的に接続されたCS端子用下部接続部と、
  前記ゲート絶縁層、前記第1絶縁層および前記第2絶縁層に形成され、前記CS端子用下部接続部に達する第4コンタクトホールと、
  前記上部導電層に含まれ、前記第4コンタクトホール内で前記CS端子用下部接続部と接続されているCS端子用上部接続部と
を有する、請求項1から8のいずれかに記載のTFT基板。
[請求項10]
 前記トランスファー端子部は、
  前記パッチメタル層に含まれる第1トランスファー端子用下部接続部と、
  前記第2絶縁層に形成され、前記第1トランスファー端子用下部接続部に達する第5コンタクトホールと、
  前記上部導電層に含まれ、前記第5コンタクトホール内で前記第1トランスファー端子用下部接続部に接続されている第1トランスファー端子用上部接続部と
を有する第1トランスファー端子部を含む、請求項9に記載のTFT基板。
[請求項11]
 前記第1トランスファー端子用下部接続部は、前記CSバスラインに電気的に接続されている、請求項10に記載のTFT基板。
[請求項12]
 前記トランスファー端子部は、
  前記ゲートメタル層に含まれる第2トランスファー端子用下部接続部と、
  前記ゲート絶縁層および前記第1絶縁層に形成され、前記第2トランスファー端子用下部接続部に達する第6コンタクトホールと、
  前記下部導電層に含まれ、前記第6コンタクトホール内で前記第2トランスファー端子用下部接続部に接続されている第2トランスファー端子用第1導電部と、
  前記パッチメタル層に含まれ、前記第2トランスファー端子用第1導電部上に形成されている第2トランスファー端子用第2導電部と、
  前記第2絶縁層に形成され、前記第2トランスファー端子用第2導電部に達する第7コンタクトホールと、
  前記上部導電層に含まれ、前記第7コンタクトホール内で前記第2トランスファー端子用第2導電部に接続されている第2トランスファー端子用上部接続部と
を有する第2トランスファー端子部を含む、請求項2を引用する請求項9から11のいずれかに記載のTFT基板。
[請求項13]
 前記第2トランスファー端子用下部接続部は、前記CSバスラインに電気的に接続されている、請求項12に記載のTFT基板。
[請求項14]
 前記非送受信領域に配置されたコモン-CS接続部をさらに有し、
 前記コモン-CS接続部は、
  前記ゲートメタル層に含まれているCS接続用下部接続部と、
  前記ゲート絶縁層、前記第1絶縁層および前記第2絶縁層に形成され、前記CS接続用下部接続部に達する第8コンタクトホールと、
  前記上部導電層に含まれ、前記第8コンタクトホール内で前記CS接続用下部接続部と接続されているCS接続用上部接続部と
を有し、
 前記CS接続用下部接続部は、前記CSバスラインと電気的に接続されており、前記CS接続用上部接続部は、前記第1トランスファー端子用上部接続部と電気的に接続されている、請求項10および11ならびに請求項10を引用する請求項12および13のいずれかに記載のTFT基板。
[請求項15]
 前記CS接続用下部接続部は、前記第2トランスファー端子用下部接続部と電気的に接続されており、前記CS接続用上部接続部は、前記第2トランスファー端子用上部接続部と電気的に接続されている、請求項12または13を引用する請求項14に記載のTFT基板。
[請求項16]
 請求項1から15のいずれかに記載のTFT基板と、
 前記TFT基板と対向するように配置されたスロット基板と、
 前記TFT基板と前記スロット基板との間に設けられた液晶層と、
 前記スロット基板の前記液晶層と反対側の表面に誘電体層を介して対向するように配置された反射導電板と
を備え、
 前記スロット基板は、他の誘電体基板と、前記他の誘電体基板の前記液晶層側の表面に形成されたスロット電極とを有し、
 前記スロット電極は複数のスロットを有し、前記複数のスロットは、前記TFT基板の前記複数のアンテナ単位領域における前記パッチ電極に対応して配置されている、走査アンテナ。
[請求項17]
 請求項7または8に記載のTFT基板の製造方法であって、
 前記誘電体基板上に、前記ソース下部接続配線を含む前記ゲートメタル層を形成する工程(a)と、
 前記ゲートメタル層上にゲート絶縁膜を堆積する工程(b)と、
 前記ゲート絶縁膜上に、前記ソースバスライン接続部を含む前記ソースメタル層を形成する工程(c)と、
 前記ソースメタル層上に第1絶縁膜を堆積する工程(d)と、
 前記第1絶縁膜上にパッチ用導電膜を堆積する工程(e)と、
 前記パッチ用導電膜をパターニングすることによって前記パッチメタル層を形成する工程(f)と、
 前記パッチメタル層上に第2絶縁膜を堆積する工程(g)と、
 前記ゲート絶縁膜、前記第1絶縁膜および前記第2絶縁膜に前記第1コンタクトホールおよび前記第2コンタクトホールを形成する工程(h)と
を包含し、
 前記工程(f)において、前記ソース下部接続配線は前記ゲート絶縁膜および前記第1絶縁膜で覆われており、前記ソースバスライン接続部は前記第1絶縁膜で覆われている、TFT基板の製造方法。
[請求項18]
 前記工程(h)は、前記ゲート絶縁膜、前記第1絶縁膜および前記第2絶縁膜を一括してエッチングする工程を包含する、請求項17に記載のTFT基板の製造方法。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4]

[ 図 5]

[ 図 6]

[ 図 7]

[ 図 8]

[ 図 9]

[ 図 10]

[ 図 11]

[ 図 12]

[ 図 13]

[ 図 14]

[ 図 15]

[ 図 16]

[ 図 17]

[ 図 18]

[ 図 19]

[ 図 20]

[ 図 21]

[ 図 22]

[ 図 23]

[ 図 24]

[ 図 25]

[ 図 26]

[ 図 27]

[ 図 28]

[ 図 29]

[ 図 30]

[ 図 31]

[ 図 32]

[ 図 33]

[ 図 34]

[ 図 35]

[ 図 36]

[ 図 37]

[ 図 38]

[ 図 39]