此应用程序的某些内容目前无法使用。
如果这种情况持续存在,请联系我们反馈与联系
1. (WO2018106233) INTEGRATED CIRCUIT DEVICE WITH CRENELLATED METAL TRACE LAYOUT
国际局存档的最新著录项目数据   

公布号: WO/2018/106233 国际申请号: PCT/US2016/065423
公布日: 14.06.2018 国际申请日: 07.12.2016
国际专利分类:
H01L 27/02 (2006.01) ,G06F 17/50 (2006.01) ,G06F 13/40 (2006.01) ,H01L 23/528 (2006.01) ,H01L 23/538 (2006.01)
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
27
由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
02
包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
G PHYSICS
06
计算;推算;计数
F
电数字数据处理
17
特别适用于特定功能的数字计算设备或数据处理设备或数据处理方法
50
计算机辅助设计
G PHYSICS
06
计算;推算;计数
F
电数字数据处理
13
信息或其他信号在存储器、输入/输出设备或者中央处理机之间的互连或传送
38
信息传送,例如,在总线上进行的
40
总线结构
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
23
半导体或其他固态器件的零部件
52
用于在处于工作中的器件内部从一个组件向另一个组件通电的装置
522
包含制作在半导体本体上的多层导电的和绝缘的结构的外引互连装置的
528
互连结构的布置
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
23
半导体或其他固态器件的零部件
52
用于在处于工作中的器件内部从一个组件向另一个组件通电的装置
538
制作在绝缘衬底上或内的多个半导体芯片间的互连结构
申请人:
INTEL CORPORATION [US/US]; 2200 Mission College Blvd. Santa Clara, CA 95054, US
发明人:
MORROW, Patrick; US
KOBRINSKY, Mauro J.; US
BOHR, Mark T.; US
GHANI, Tahir; US
MEHANDRU, Rishabh; US
KUMAR, Ranjith; US
代理人:
HOWARD, James M.; US
优先权数据:
标题 (EN) INTEGRATED CIRCUIT DEVICE WITH CRENELLATED METAL TRACE LAYOUT
(FR) DISPOSITIF DE CIRCUIT INTÉGRÉ AVEC TRACÉ DE TRACE MÉTALLIQUE CRÉNELÉ
摘要:
(EN) Integrated circuit (IC) cell architectures including a crenellated interconnect trace layout. A crenellated trace layout may be employed where an IC cell includes transistor having a source/drain terminal interconnected through a back-side (3D) routing scheme that reduces front-side routing density for a given transistor footprint. In the crenellated layout, adjacent interconnect traces or tracks may have their ends staggered according to a crenellation phase for the cell. Crenellated tracks may intersect one cell boundary with adjacent tracks intersecting an opposite cell boundary. Track ends may be offset by at least the width of an underlying orthogonal interconnect trace. Crenellated track ends may be offset by the width of an underlying orthogonal interconnect trace and half a spacing between adjacent orthogonal interconnect traces.
(FR) L'invention concerne des architectures de cellules de circuit intégré (CI) comprenant un tracé de trace d'interconnexion crénelé. Un tracé de trace crénelé peut être utilisé lorsqu'une cellule de circuit intégré comprend un transistor ayant une borne de source/drain interconnectée par l'intermédiaire d'un schéma de routage côté arrière (3D) qui réduit la densité de routage côté avant pour une empreinte de transistor donnée. Dans le tracé crénelé, des traces ou pistes d'interconnexion adjacentes peuvent avoir leurs extrémités décalées selon une phase de créneaux pour la cellule. Des pistes crénelées peuvent couper une limite de cellule avec des pistes adjacentes croisant une limite de cellule opposée. Les extrémités de piste peuvent être décalées d'au moins la largeur d'une trace d'interconnexion orthogonale sous-jacente. Les extrémités de piste crénelée peuvent être décalées par la largeur d'une trace d'interconnexion orthogonale sous-jacente et la moitié d'un espacement entre des traces d'interconnexion orthogonales adjacentes.
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
非洲地区知识产权组织 (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
欧亚专利局 (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧洲专利局 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
非洲知识产权组织 (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
公布语言: 英语 (EN)
申请语言: 英语 (EN)