此应用程序的某些内容目前无法使用。
如果这种情况持续存在,请联系我们反馈与联系
1. (WO2018063400) MULTI-CHIP PACKAGE WITH HIGH DENSITY INTERCONNECTS
国际局存档的最新著录项目数据   

公布号: WO/2018/063400 国际申请号: PCT/US2016/055023
公布日: 05.04.2018 国际申请日: 30.09.2016
国际专利分类:
H01L 25/18 (2006.01) ,H01L 25/065 (2006.01) ,H01L 23/00 (2006.01)
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
25
由多个单个半导体或其他固态器件组成的组装件
18
包含在H01L 27/00至H01L 51/00各组中两个或多个同一大组的不同小组内的类型的器件
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
25
由多个单个半导体或其他固态器件组成的组装件
03
所有包含在H01L 27/00至H01L 51/00各组中同一小组内的相同类型的器件,例如整流二极管的组装件
04
不具有单独容器的器件
065
包含在H01L 27/00组类型的器件
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
23
半导体或其他固态器件的零部件
申请人:
INTEL CORPORATION [US/US]; 2200 Mission College Blvd. Santa Clara, CA 95054, US
发明人:
ALEKSOV, Aleksandar; US
ELSHERBINI, Adel A.; US
DARMAWIKARTA, Kristof; US
MAY, Robert A.; US
BOYAPATI, Sri Ranga Sai; US
代理人:
GUGLIELMI, David, L.; US
优先权数据:
标题 (EN) MULTI-CHIP PACKAGE WITH HIGH DENSITY INTERCONNECTS
(FR) BOÎTIER MULTI-PUCE À INTERCONNEXIONS HAUTE DENSITÉ
摘要:
(EN) An apparatus is provided which comprises: a plurality of first conductive contacts having a first pitch spacing on a substrate surface, a plurality of second conductive contacts having a second pitch spacing on the substrate surface, and a plurality of conductive interconnects disposed within the substrate to couple a first grouping of the plurality of second conductive contacts associated with a first die site with a first grouping of the plurality of second conductive contacts associated with a second die site and to couple a second grouping of the plurality of second conductive contacts associated with the first die site with a second grouping of the plurality of second conductive contacts associated with the second die site, wherein the conductive interconnects to couple the first groupings are present in a layer of the substrate above the conductive interconnects to couple the second groupings. Other embodiments are also disclosed and claimed.
(FR) L'invention concerne un appareil qui comprend : une pluralité de premiers contacts conducteurs ayant un premier espacement de pas sur une surface de substrat, une pluralité de seconds contacts conducteurs ayant un second espacement de pas sur la surface de substrat, et une pluralité d'interconnexions conductrices disposées à l'intérieur du substrat pour coupler un premier groupement de la pluralité de seconds contacts conducteurs associés à un premier site de puce avec un premier groupement de la pluralité de seconds contacts conducteurs associés à un second site de puce et pour coupler un second groupement de la pluralité de seconds contacts conducteurs associés au premier site de puce avec un second groupement de la pluralité de seconds contacts conducteurs associés au second site de puce, les interconnexions conductrices pour coupler les premiers groupements étant présentes dans une couche du substrat au-dessus des interconnexions conductrices pour coupler les seconds groupements. L'invention se rapporte également à d'autres modes de réalisation.
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
非洲地区知识产权组织 (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
欧亚专利局 (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧洲专利局 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
非洲知识产权组织 (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
公布语言: 英语 (EN)
申请语言: 英语 (EN)