此应用程序的某些内容目前无法使用。
如果这种情况持续存在,请联系我们反馈与联系
1. (WO2018020640) SEMICONDUCTOR DEVICE
国际局存档的最新著录项目数据

公布号: WO/2018/020640 国际申请号: PCT/JP2016/072158
公布日: 01.02.2018 国际申请日: 28.07.2016
国际专利分类:
H01L 23/48 (2006.01) ,H01L 21/52 (2006.01)
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
23
半导体或其他固态器件的零部件
48
用于向或自处于工作中的固态物体通电的装置,例如引线或接线端装置
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
21
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
02
半导体器件或其部件的制造或处理
04
至少具有一个跃变势垒或表面势垒的器件,例如PN结、耗尽层、载体集结层
50
应用H01L 21/06至H01L 21/326中的任一小组都不包含的方法或设备组装半导体器件的
52
半导体在容器中的安装
申请人:
三菱電機株式会社 MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 東京都千代田区丸の内二丁目7番3号 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310, JP
发明人:
中田 洋輔 NAKATA, Yosuke; JP
佐々木 太志 SASAKI, Taishi; JP
代理人:
高田 守 TAKADA, Mamoru; JP
高橋 英樹 TAKAHASHI, Hideki; JP
优先权数据:
标题 (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEURS
(JA) 半導体装置
摘要:
(EN) A semiconductor chip (3) is bonded to an upper surface of an electrode substrate (1) via a first solder (2). A lead frame (5) is bonded to an upper surface of the semiconductor chip (3) via a second solder (4). Between the electrode substrate (1) and the semiconductor chip (3), an intermediate plate (6) is provided in the first solder (2). The yield strength of the intermediate plate (6) is higher than that of the electrode substrate (1) and that of the first solder (2) within the service temperature range of the semiconductor device.
(FR) Une puce semi-conductrice (3) est liée à une surface supérieure d'un substrat d'électrode (1) par l'intermédiaire d'une première soudure (2). Une grille de connexion (5) est liée à une surface supérieure de la puce semi-conductrice (3) par l'intermédiaire d'une seconde soudure (4). Entre le substrat d'électrode (1) et la puce semi-conductrice (3), une plaque intermédiaire (6) est prévue dans la première soudure (2). La limite d'élasticité de la plaque intermédiaire (6) est supérieure à celle du substrat d'électrode (1) et celle de la première soudure (2) dans la plage de température de service du dispositif à semi-conducteur.
(JA) 電極基板(1)の上面に第1のはんだ(2)を介して半導体チップ(3)が接合されている。半導体チップ(3)の上面に第2のはんだ(4)を介してリードフレーム(5)が接合されている。電極基板(1)と半導体チップ(3)との間において第1のはんだ(2)中に中間板(6)が設けられている。中間板(6)の耐力は、半導体装置の使用温度範囲の全てにおいて電極基板(1)及び第1のはんだ(2)の耐力よりも大きい。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
非洲地区知识产权组织 (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
欧亚专利局 (EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧洲专利局 (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
非洲知识产权组织 (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
公布语言: 日语 (JA)
申请语言: 日语 (JA)