此应用程序的某些内容目前无法使用。
如果这种情况持续存在,请联系我们反馈与联系
1. (WO2016209263) GALLIUM NITRIDE (GaN) TRANSISTOR STRUCTURES ON A SUBSTRATE
国际局存档的最新著录项目数据

公布号: WO/2016/209263 国际申请号: PCT/US2015/037987
公布日: 29.12.2016 国际申请日: 26.06.2015
国际专利分类:
H01L 29/778 (2006.01) ,H01L 29/78 (2006.01)
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
29
专门适用于整流、放大、振荡或切换,并具有至少一个电位跃变势垒或表面势垒的半导体器件;具有至少一个电位跃变势垒或表面势垒,例如PN结耗尽层或载流子集结层的电容器或电阻器;半导体本体或其电极的零部件
66
按半导体器件的类型区分的
68
只能通过对一个不通有待整流、放大或切换的电流的电极供给电流或施加电位方可进行控制的
76
单极器件
772
场效应晶体管
778
带有二维载流子气沟道的,如HEMT
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
29
专门适用于整流、放大、振荡或切换,并具有至少一个电位跃变势垒或表面势垒的半导体器件;具有至少一个电位跃变势垒或表面势垒,例如PN结耗尽层或载流子集结层的电容器或电阻器;半导体本体或其电极的零部件
66
按半导体器件的类型区分的
68
只能通过对一个不通有待整流、放大或切换的电流的电极供给电流或施加电位方可进行控制的
76
单极器件
772
场效应晶体管
78
由绝缘栅产生场效应的
申请人:
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
发明人:
THEN, Han Wui; US
DASGUPTA, Sansaptak; US
GARDNER, Sanaz K.; US
RADOSAVLJEVIC, Marko; US
SUNG, Seung Hoon; US
CHAU, Robert S.; US
代理人:
BRODSKY, Stephen I.; US
优先权数据:
标题 (EN) GALLIUM NITRIDE (GaN) TRANSISTOR STRUCTURES ON A SUBSTRATE
(FR) STRUCTURES DE TRANSISTOR AU NITRURE DE GALLIUM (GAN) SUR UN SUBSTRAT
摘要:
(EN) Techniques are disclosed for gallium nitride (GaN) oxide isolation and formation of GaN transistor structures on a substrate. In some cases, the GaN transistor structures can be used for system-on-chip integration of high-voltage GaN front-end radio frequency (RF) switches on a bulk silicon substrate. The techniques can include, for example, forming multiple fins in a substrate, depositing the GaN layer on the fins, oxidizing at least a portion of each fin in a gap below the GaN layer, and forming one or more transistors on and/or from the GaN layer. In some cases, the GaN layer is a plurality of GaN islands, each island corresponding to a given fin. The techniques can be used to form various non-planar isolated GaN transistor architectures having a relatively small form factor, low on-state resistance, and low off-state leakage, in some cases.
(FR) L'invention concerne des techniques d'isolation d'oxyde de nitrure de gallium (GaN) et de formation de structures de transistors GaN sur un substrat. Dans certains cas, les structures de transistors GaN peuvent être utilisées pour une intégration de système sur puce de commutateurs radiofréquence (RF) d'extrémité avant GaN haute tension sur un substrat en silicium massif. Les techniques peuvent comprendre, par exemple, la formation de multiples ailettes dans un substrat, le dépôt de la couche de GaN sur les ailettes, l'oxydation d'au moins une partie de chaque ailette dans un espace au-dessous de la couche de GaN, et la formation d'un ou de plusieurs transistors sur et/ou à partir de la couche de GaN. Dans certains cas, la couche de GaN est une pluralité d'îlots de GaN, chaque îlot correspondant à une ailette donnée. Les techniques peuvent être utilisées pour former diverses architectures de transistors GaN isolées non planes ayant un facteur de forme relativement petit, une faible résistance à l'état passant, et une faible fuite à l'état bloqué, dans certains cas.
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
非洲地区知识产权组织 (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
欧亚专利局 (EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧洲专利局 (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
非洲知识产权组织 (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
公布语言: 英语 (EN)
申请语言: 英语 (EN)