此应用程序的某些内容目前无法使用。
如果这种情况持续存在,请联系我们反馈与联系
1. (JP2014103418) MANUFACTURE METHOD OF SEMICONDUCTOR DEVICE

专利局 : 日本
申请号: 2014031254 申请日: 21.02.2014
公布号: 2014103418 公布日: 05.06.2014
公布类型: A
国际专利分类:
H01L 29/786
H01L 29/417
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
29
专门适用于整流、放大、振荡或切换,并具有至少一个电位跃变势垒或表面势垒的半导体器件;具有至少一个电位跃变势垒或表面势垒,例如PN结耗尽层或载流子集结层的电容器或电阻器;半导体本体或其电极的零部件
66
按半导体器件的类型区分的
68
只能通过对一个不通有待整流、放大或切换的电流的电极供给电流或施加电位方可进行控制的
76
单极器件
772
场效应晶体管
78
由绝缘栅产生场效应的
786
薄膜晶体管
H 电学
01
基本电气元件
L
半导体器件;其他类目中不包括的电固体器件
29
专门适用于整流、放大、振荡或切换,并具有至少一个电位跃变势垒或表面势垒的半导体器件;具有至少一个电位跃变势垒或表面势垒,例如PN结耗尽层或载流子集结层的电容器或电阻器;半导体本体或其电极的零部件
40
按其电极特征区分的
41
以其形状、相对尺寸或位置为特征的
417
通有待整流、放大或切换电流的
申请人: SEMICONDUCTOR ENERGY LAB CO LTD
株式会社半導体エネルギー研究所
发明人: HONDA TATSUYA
本田 達也
优先权数据: 2005300825 14.10.2005 JP
标题: (EN) MANUFACTURE METHOD OF SEMICONDUCTOR DEVICE
(JA) 半導体装置の作製方法
摘要: front page image
(EN)

PROBLEM TO BE SOLVED: To provide a semiconductor device which reduces contact resistance between a semiconductor film and an electrode or wiring, improves a coverage factor between the semiconductor film and the electrode or the wiring, and improves characteristics.

SOLUTION: A semiconductor device comprises: a gate electrode located on a substrate; a gate insulation film located on the gate electrode; a first source electrode or a first drain electrode, located on the gate insulation film; an island-shaped semiconductor film located on the first source electrode or the first drain electrode; and a second source electrode or a second drain electrode, located on the island-shaped semiconductor film and the first source electrode or the first drain electrode. The second source electrode or the second drain electrode is in contact with the first source electrode or the first drain electrode. The first source electrode or the first drain electrode and the second source electrode or the second drain electrode hold the island-shaped semiconductor film therebetween. This invention relates to the semiconductor device and a manufacturing method of the semiconductor device.

COPYRIGHT: (C)2014,JPO&INPIT


(JA)

【課題】半導体膜と電極又は配線との接触抵抗を低減し、かつ半導体膜と電極又は配線と
の被覆率を改善し、特性を向上させた半導体装置を得ることを課題とする。
【解決手段】基板上にゲート電極と、前記ゲート電極上にゲート絶縁膜と、前記ゲート絶
縁膜上に第1のソース電極又はドレイン電極と、前記第1のソース電極又はドレイン電極
上に島状半導体膜と、前記島状半導体膜及び前記第1のソース電極又はドレイン電極上に
第2のソース電極又はドレイン電極とを有し、前記第2のソース電極又はドレイン電極は
前記第1のソース電極又はドレイン電極と接触しており、前記第1のソース電極又はドレ
イン電極及び第2のソース電極又はドレイン電極が前記島状半導体膜を挟みこんでいる半
導体装置及びその作製方法に関するものである。
【選択図】図1


也发表为:
EP1935027JP2007134687US20070087487JP2013016861CN101278403JP2015144312
WO/2007/043493