Некоторое содержание этого приложения в настоящий момент недоступно.
Если эта ситуация сохраняется, свяжитесь с нами по адресуОтзывы и контакты
1. (WO2018159126) SEMICONDUCTOR DEVICE, METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, AND ELECTRONIC DEVICE
Новейшие библиограф. данные, касающиеся досье в Международном бюро    Отправить комментарий

№ публикации: WO/2018/159126 № международной заявки: PCT/JP2018/001143
Дата публикации: 07.09.2018 Дата международной подачи: 17.01.2018
МПК:
H01L 27/088 (2006.01) ,H01L 21/762 (2006.01) ,H01L 27/144 (2006.01) ,H01L 27/146 (2006.01)
H ЭЛЕКТРИЧЕСТВО
01
Основные элементы электрического оборудования
L
Полупроводниковые приборы; электрические приборы на твердом теле, не отнесенные к другим классам или подклассам
27
Приборы, состоящие из нескольких полупроводниковых или прочих компонентов на твердом теле, сформированных на одной общей подложке или внутри нее
02
содержащие полупроводниковые компоненты, специально предназначенные для выпрямления, генерирования, усиления или переключения, в которых имеется по меньшей мере один потенциальный или поверхностный барьер; включая элементы на пассивных интегральных схемах по меньшей мере с одним потенциальным или поверхностным барьером
04
с подложкой из полупроводника
08
содержащие только полупроводниковые компоненты одного вида
085
только компоненты с полевым эффектом
088
полевые транзисторы с изолированным затвором
H ЭЛЕКТРИЧЕСТВО
01
Основные элементы электрического оборудования
L
Полупроводниковые приборы; электрические приборы на твердом теле, не отнесенные к другим классам или подклассам
21
Способы и устройства, специально предназначенные для изготовления или обработки полупроводниковых приборов или приборов на твердом теле или их частей
70
изготовление и обработка приборов, состоящих из нескольких твердотельных компонентов или интегральных схем, сформированных на общей подложке или внутри нее, или их особых частей; изготовление приборов на интегральных схемах или их особых частей
71
изготовление особых частей устройств, относящихся к группам
76
получение изоляционных областей между компонентами
762
диэлектрических областей
H ЭЛЕКТРИЧЕСТВО
01
Основные элементы электрического оборудования
L
Полупроводниковые приборы; электрические приборы на твердом теле, не отнесенные к другим классам или подклассам
27
Приборы, состоящие из нескольких полупроводниковых или прочих компонентов на твердом теле, сформированных на одной общей подложке или внутри нее
14
содержащие полупроводниковые компоненты, чувствительные к инфракрасному излучению, свету, коротковолновому электромагнитному или корпускулярному излучению, и специально предназначенные как для преобразования энергии этих излучений в электрическую энергию, так и для управления электрической энергией с помощью таких излучений
144
устройства, управляемые при помощи излучения
H ЭЛЕКТРИЧЕСТВО
01
Основные элементы электрического оборудования
L
Полупроводниковые приборы; электрические приборы на твердом теле, не отнесенные к другим классам или подклассам
27
Приборы, состоящие из нескольких полупроводниковых или прочих компонентов на твердом теле, сформированных на одной общей подложке или внутри нее
14
содержащие полупроводниковые компоненты, чувствительные к инфракрасному излучению, свету, коротковолновому электромагнитному или корпускулярному излучению, и специально предназначенные как для преобразования энергии этих излучений в электрическую энергию, так и для управления электрической энергией с помощью таких излучений
144
устройства, управляемые при помощи излучения
146
структуры формирователей сигналов изображения
Заявители:
ソニーセミコンダクタソリューションズ株式会社 SONY SEMICONDUCTOR SOLUTIONS CORPORATION [JP/JP]; 神奈川県厚木市旭町四丁目14番1号 4-14-1, Asahicho, Atsugi-shi, Kanagawa 2430014, JP
Изобретатели:
牛膓 哲雄 GOCHO, Tetsuo; JP
Агент:
特許業務法人つばさ国際特許事務所 TSUBASA PATENT PROFESSIONAL CORPORATION; 東京都新宿区新宿1丁目15番9号さわだビル3階 3F, Sawada Building, 15-9, Shinjuku 1-chome, Shinjuku-ku, Tokyo 1600022, JP
Дата приоритета:
2017-04070203.03.2017JP
Название (EN) SEMICONDUCTOR DEVICE, METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, AND ELECTRONIC DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEURS, PROCÉDÉ DE FABRICATION D'UN DISPOSITIF À SEMI-CONDUCTEURS ET DISPOSITIF ÉLECTRONIQUE
(JA) 半導体装置および半導体装置の製造方法並びに電子機器
Реферат:
(EN) A semiconductor device according to an embodiment of the present invention comprises: an SOI substrate on which a silicon substrate layer, a first insulating layer, and a semiconductor layer are laminated in the stated order; a first transistor provided on the semiconductor layer; a second transistor having a higher withstand voltage than does the first transistor, the second transistor being provided on the silicon substrate layer; and an element isolation film provided between the first transistor and the second transistor, the element isolation film being configured from a second insulating layer that is buried in an opening that passes through the semiconductor layer and the first insulating layer and reaches the inside of the silicon substrate layer, and a portion of the second insulating layer constituting a gate insulation film of the second transistor.
(FR) La présente invention concerne, selon un mode de réalisation, un dispositif à semi-conducteurs comprenant : un substrat SOI sur lequel une couche de substrat de silicium, une première couche isolante et une couche semi-conductrice sont stratifiées dans l'ordre indiqué ; un premier transistor disposé sur la couche semi-conductrice ; un second transistor ayant une tension de maintien supérieure à celle du premier transistor, le second transistor étant disposé sur la couche de substrat de silicium ; et un film d'isolation d'élément disposé entre le premier transistor et le second transistor, le film d'isolation d'élément étant configuré à partir d'une seconde couche isolante qui est enfouie dans une ouverture qui passe à travers la couche semi-conductrice et la première couche isolante et atteint l'intérieur de la couche de substrat de silicium, et une partie de la seconde couche isolante constituant un film d'isolation de grille du second transistor.
(JA) 本開示の一実施形態の半導体装置は、シリコン基板層、第1の絶縁層、および半導体層がこの順に積層されたSOI基板と、半導体層上に設けられた第1のトランジスタと、シリコン基板層上に設けられ、第1のトランジスタよりも高耐圧な第2のトランジスタと、第1のトランジスタと第2のトランジスタとの間に設けられた素子分離膜とを備え、素子分離膜は、半導体層および第1の絶縁層を貫通してシリコン基板層内に達する開口に埋設された第2の絶縁層によって構成され、第2の絶縁層の一部は、第2のトランジスタのゲート絶縁膜を構成している。
front page image
Указанные государства: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Африканская региональная организация промышленной собственности (АРОПС) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Евразийская патентная организация (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Европейское патентное ведомство (ЕПВ) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Африканская организация интеллектуальной собственности (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Язык публикации: Японский (JA)
Язык подачи: Японский (JA)