Некоторое содержание этого приложения в настоящий момент недоступно.
Если эта ситуация сохраняется, свяжитесь с нами по адресуОтзывы и контакты
1. (WO2006090445) SEMICONDUCTOR CIRCUIT DEVICE, AND METHOD FOR MANUFACTURING THE SEMICONDUCTOR CIRCUIT DEVICE
Новейшие библиограф. данные, касающиеся досье в Международном бюро

№ публикации: WO/2006/090445 № международной заявки: PCT/JP2005/002908
Дата публикации: 31.08.2006 Дата международной подачи: 23.02.2005
МПК:
H01L 27/12 (2006.01) ,H01L 21/3205 (2006.01) ,H01L 21/8234 (2006.01) ,H01L 21/8244 (2006.01) ,H01L 27/08 (2006.01) ,H01L 27/11 (2006.01) ,H01L 29/786 (2006.01)
H ЭЛЕКТРИЧЕСТВО
01
Основные элементы электрического оборудования
L
Полупроводниковые приборы; электрические приборы на твердом теле, не отнесенные к другим классам или подклассам
27
Приборы, состоящие из нескольких полупроводниковых или прочих компонентов на твердом теле, сформированных на одной общей подложке или внутри нее
02
содержащие полупроводниковые компоненты, специально предназначенные для выпрямления, генерирования, усиления или переключения, в которых имеется по меньшей мере один потенциальный или поверхностный барьер; включая элементы на пассивных интегральных схемах по меньшей мере с одним потенциальным или поверхностным барьером
12
с подложкой из неполупроводника, например диэлектрика
H ЭЛЕКТРИЧЕСТВО
01
Основные элементы электрического оборудования
L
Полупроводниковые приборы; электрические приборы на твердом теле, не отнесенные к другим классам или подклассам
21
Способы и устройства, специально предназначенные для изготовления или обработки полупроводниковых приборов или приборов на твердом теле или их частей
02
изготовление или обработка полупроводниковых приборов или их частей
04
приборов, имеющих хотя бы один потенциальный барьер, на котором осуществляется скачкообразное изменение потенциала, или поверхностный барьер, например p-n-переход, обедненный слой, слой с повышенной концентрацией носителей
18
приборов, в которых полупроводниковые подложки содержат элементы четвертой группы периодической системы или соединения AIIIBV с примесями или без них, например материалы с легирующими добавками
30
обработка полупроводников с использованием способов и устройств, не предусмотренных в
31
с целью образования диэлектрических слоев на полупроводниках, например для маскирования или с использованием фотолитографической технологии ; последующая обработка этих слоев; выбор материалов для этих слоев
3205
осаждение недиэлектрических слоев, например электропроводных или резистивных, на диэлектрические слои; последующая обработка этих слоев
H ЭЛЕКТРИЧЕСТВО
01
Основные элементы электрического оборудования
L
Полупроводниковые приборы; электрические приборы на твердом теле, не отнесенные к другим классам или подклассам
21
Способы и устройства, специально предназначенные для изготовления или обработки полупроводниковых приборов или приборов на твердом теле или их частей
70
изготовление и обработка приборов, состоящих из нескольких твердотельных компонентов или интегральных схем, сформированных на общей подложке или внутри нее, или их особых частей; изготовление приборов на интегральных схемах или их особых частей
77
изготовление или обработка приборов, состоящих из нескольких твердотельных компонентов или интегральных схем, сформированных на общей подложке или внутри нее
78
с последующим разделением подложки на несколько отдельных приборов
82
для получения приборов, например интегральных схем, каждый из которых состоит из нескольких компонентов
822
полупроводниковых подложек с использованием кремниевой технологии
8232
технология изготовления интегральных схем на полевых транзисторах
8234
технология изготовления интегральных схем на MIS транзисторах
H ЭЛЕКТРИЧЕСТВО
01
Основные элементы электрического оборудования
L
Полупроводниковые приборы; электрические приборы на твердом теле, не отнесенные к другим классам или подклассам
21
Способы и устройства, специально предназначенные для изготовления или обработки полупроводниковых приборов или приборов на твердом теле или их частей
70
изготовление и обработка приборов, состоящих из нескольких твердотельных компонентов или интегральных схем, сформированных на общей подложке или внутри нее, или их особых частей; изготовление приборов на интегральных схемах или их особых частей
77
изготовление или обработка приборов, состоящих из нескольких твердотельных компонентов или интегральных схем, сформированных на общей подложке или внутри нее
78
с последующим разделением подложки на несколько отдельных приборов
82
для получения приборов, например интегральных схем, каждый из которых состоит из нескольких компонентов
822
полупроводниковых подложек с использованием кремниевой технологии
8232
технология изготовления интегральных схем на полевых транзисторах
8234
технология изготовления интегральных схем на MIS транзисторах
8239
структуры памяти
8244
статические структуры памяти со случайным доступом (статические ЗУПВ)
H ЭЛЕКТРИЧЕСТВО
01
Основные элементы электрического оборудования
L
Полупроводниковые приборы; электрические приборы на твердом теле, не отнесенные к другим классам или подклассам
27
Приборы, состоящие из нескольких полупроводниковых или прочих компонентов на твердом теле, сформированных на одной общей подложке или внутри нее
02
содержащие полупроводниковые компоненты, специально предназначенные для выпрямления, генерирования, усиления или переключения, в которых имеется по меньшей мере один потенциальный или поверхностный барьер; включая элементы на пассивных интегральных схемах по меньшей мере с одним потенциальным или поверхностным барьером
04
с подложкой из полупроводника
08
содержащие только полупроводниковые компоненты одного вида
H ЭЛЕКТРИЧЕСТВО
01
Основные элементы электрического оборудования
L
Полупроводниковые приборы; электрические приборы на твердом теле, не отнесенные к другим классам или подклассам
27
Приборы, состоящие из нескольких полупроводниковых или прочих компонентов на твердом теле, сформированных на одной общей подложке или внутри нее
02
содержащие полупроводниковые компоненты, специально предназначенные для выпрямления, генерирования, усиления или переключения, в которых имеется по меньшей мере один потенциальный или поверхностный барьер; включая элементы на пассивных интегральных схемах по меньшей мере с одним потенциальным или поверхностным барьером
04
с подложкой из полупроводника
10
содержащие несколько отдельных компонентов с повторяющейся конфигурацией
105
компоненты с полевым эффектом
11
структуры статических запоминающих устройств с произвольной выборкой
H ЭЛЕКТРИЧЕСТВО
01
Основные элементы электрического оборудования
L
Полупроводниковые приборы; электрические приборы на твердом теле, не отнесенные к другим классам или подклассам
29
Полупроводниковые приборы, специально предназначенные для выпрямления, усиления, генерирования или переключения и имеющие по меньшей мере один потенциальный барьер, на котором имеет место скачкообразное изменение потенциала, или поверхностный барьер; конденсаторы или резисторы, содержащие по меньшей мере один потенциальный барьер, на котором имеет место скачкообразное изменение потенциала, или поверхностный барьер, например имеющие обедненный слой с электронно-дырочным переходом или слой с повышенной концентрацией носителей; конструктивные элементы полупроводниковых подложек или электродов для них
66
типы полупроводниковых приборов
68
управляемые только электрическим током или потенциалом, приложенным к электроду, по которому не проходит выпрямляемый, усиливаемый или переключаемый ток
76
униполярные приборы
772
полевые транзисторы
78
с полевым эффектом, создаваемым при помощи изолированного затвора
786
тонкопленочные транзисторы
Заявители:
富士通株式会社 FUJITSU LIMITED [JP/JP]; 〒2118588 神奈川県川崎市中原区上小田中4丁目1番1号 Kanagawa 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588, JP (AllExceptUS)
福留 秀暢 FUKUTOME, Hidenobu [JP/JP]; JP (UsOnly)
Изобретатели:
福留 秀暢 FUKUTOME, Hidenobu; JP
Агент:
横山 淳一 YOKOYAMA, Junichi; 〒2118588 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内 Kanagawa c/o Fujitsu Limited, 1-1 Kamikodanaka 4-chome Nakahara-ku, Kawasaki-shi Kanagawa 2118588, JP
Дата приоритета:
Название (EN) SEMICONDUCTOR CIRCUIT DEVICE, AND METHOD FOR MANUFACTURING THE SEMICONDUCTOR CIRCUIT DEVICE
(FR) DISPOSITIF DE CIRCUIT A SEMI-CONDUCTEUR ET SON PROCEDE DE FABRICATION
(JA) 半導体回路装置及びその半導体回路装置の製造方法
Реферат:
(EN) To provide a semiconductor integrated circuit device, which has components of a fin-type FET suited for a high integration LSI and formed on a supporting substrate and which uses wires buried in trenches of the supporting substrate for connecting the components, and a method for manufacturing the semiconductor integrated circuit device. The semiconductor integrated circuit device comprises a MOS transistor element or the fin-type FET having a stereoscopic isolation area of silicon formed on a supporting substrate and a gate electrode formed on the surface of the stereoscopic isolation area of silicon, buried wires buried in trenches formed in self-alignment in the stereoscopic isolation area of silicon of the supporting substrate, and on-substrate wires on the supporting substrate. The MOS transistor elements are connected by the buried wires and the on-subsrate wires.
(FR) L’invention a trait à un dispositif de circuit intégré à semi-conducteur, lequel possède des composants d'un transistor à effet de champ (FET) de type à ailette adaptés pour une LSI de forte intégration et qui est formé sur un substrat support et utilise des câbles enterrés en tranchées dans le substrat support pour connecter les composants. L’invention décrit également un procédé de fabrication du dispositif de circuit intégré à semi-conducteurs. Le dispositif de circuit intégré à semi-conducteur comprend un élément transistor MOS ou un FET à ailette possédant une zone d'isolation stéréoscopique formée sur un support de substrat, ainsi qu'une électrode de grille formée sur la surface du support en silicium de la zone d'isolation stéréoscopique, des fibles enterrés en tranchées formées en alignement sur la surface en silicium de la zone d'isolation stéréoscopique du substrat support et des fils posés sur le substrat support. Les éléments de transistor MOS sont connectés par les fils enterrés et les fils posés sur le substrat.
(JA)  本発明の課題は、高集積LSIに好適な、支持基板上に形成されたfin型FETを構成素子として有する半導体集積回路装置及びその製造方法に関するものであり、構成素子間を接続するのに、支持基板中の溝に埋め込まれた配線を用いた半導体集積回路装置及びその製造方法を提供することを目的とする。  上記の課題を解決するため、支持基板上に形成されたシリコンの立体孤立領域と前記シリコンの立体孤立領域の表面に形成されたゲート電極とを有するMOSトランジスタ素子、すなわち、fin型FETと、その支持基板中、シリコンの立体孤立領域に自己整合的に形成された溝に、埋め込まれた埋込配線と、前記支持基板上の基板上配線とを備え、前記埋込配線と前記基板上配線とを用いて前記MOSトランジスタ素子間の接続が行われることを特徴とする半導体回路装置及びその製造方法を提供する。                      
front page image
Указанные государства: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW
Африканская региональная организация промышленной собственности (АРОПС) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Евразийское патентное ведомство (ЕАПВ) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Европейское патентное ведомство (ЕПВ) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Африканская организация интеллектуальной собственности (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Язык публикации: Японский (JA)
Язык подачи: Японский (JA)