WIPO logo
Мобильная версия | Deutsch | English | Español | Français | 日本語 | 한국어 | Português | 中文 | العربية |
PATENTSCOPE

Поиск по международным и национальным патентным фондам
World Intellectual Property Organization
Поиск
 
Просмотреть
 
Перевод
 
Настройки
 
Новости
 
Войти в систему
 
Помощь
 
Автоматизированный перевод
1. (WO2007002445) MEMORY MICRO-TILING SPECULATIVE RETURNS
Новейшие библиограф. данные, касающиеся досье в Международном бюро   

TranslationПеревести: оригинал-->русский
№ публикации:    WO/2007/002445    № международной заявки:    PCT/US2006/024546
Дата публикации: 04.01.2007 Дата международной подачи: 23.06.2006
МПК:
G06F 13/16 (2006.01)
Заявители: INTEL CORPORATION [US/US]; 2200 Mission College Boulevard, Santa Clara, California 95052 (US) (For All Designated States Except US).
AKIYAMA, James [US/US]; (US) (For US Only).
CLIFFORD, William [US/US]; (US) (For US Only)
Изобретатели: AKIYAMA, James; (US).
CLIFFORD, William; (US)
Агент: VINCENT, Lester, J.; BLAKELY SOKOLOFF TAYLOR & ZAFMAN, 12400 Wilshire Boulevard 7th Floor, Los Angeles, California 90025 (US)
Дата приоритета:
11/165,390 23.06.2005 US
Название (EN) MEMORY MICRO-TILING SPECULATIVE RETURNS
(FR) RENVOIS SPÉCULATIFS DE MICRO-JUXTAPOSITION DE MÉMOIRE
Реферат: front page image
(EN)According to one embodiment, a memory controller is disclosed. The memory controller includes assignment logic and a transaction assembler. The assignment logic receives a request to access a memory channel and assigns the request to access one of two or more independently addressable subchannels within the channel. The transaction assembler combines the request with one or more additional requests to access the two or more independently addressable subchannels within the channel and facilitates a speculative return of data from a subchannel for which a subchannel request is not available.
(FR)Selon un mode de réalisation, la présente invention a trait à un contrôleur de mémoire. Le contrôleur de mémoire comporte une logique d'affectation et un assembleur de transactions. La logique d'affectation reçoit une requête d'accès à un canal de mémoire et la requête d'accès est affecté à un ou deux canaux secondaires adressables indépendamment au sein du canal. L'assembleur de transactions effectue la combinaison de la requête avec une ou deux requêtes supplémentaires d'accès aux deux canaux secondaires au sein du canal et facilite un renvoi spéculatif de données depuis un canal secondaire pour lequel une requête de canal secondaire n'est pas disponible.
Указанные государства: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Язык публикации: English (EN)
Язык подачи: English (EN)