WIPO logo
Мобильная версия | Deutsch | English | Español | Français | 日本語 | 한국어 | Português | 中文 | العربية |
PATENTSCOPE

Поиск по международным и национальным патентным фондам
World Intellectual Property Organization
Поиск
 
Просмотреть
 
Перевод
 
Настройки
 
Новости
 
Войти в систему
 
Помощь
 
Автоматизированный перевод
1. (WO2009130888) MEMORY CONTROLLER, MEMORY SYSTEM, SEMICONDUCTOR INTEGRATED CIRCUIT, AND MEMORY CONTROL METHOD
Новейшие библиограф. данные, касающиеся досье в Международном бюро   

TranslationПеревести: оригинал-->русский
№ публикации:    WO/2009/130888    № международной заявки:    PCT/JP2009/001815
Дата публикации: 29.10.2009 Дата международной подачи: 21.04.2009
Требованиe в соответствии с Главой 2 подано:    19.10.2009    
МПК:
G06F 12/06 (2006.01), G06F 12/02 (2006.01)
Заявители: PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (For All Designated States Except US).
ASAI, Koji; (For US Only).
MOCHIDA, Tetsuji; (For US Only).
IMOTO, Daisuke; (For US Only).
YAMADA, Takashi; (For US Only).
OHKOSHI, Wataru; (For US Only)
Изобретатели: ASAI, Koji; .
MOCHIDA, Tetsuji; .
IMOTO, Daisuke; .
YAMADA, Takashi; .
OHKOSHI, Wataru;
Агент: NII, Hiromori; c/o NII Patent Firm, 6F Tanaka Ito Pia Shin-Osaka Bldg. 3-10, Nishi Nakajima 5-chome Yodogawa-ku, Osaka-city Osaka 5320011 (JP)
Дата приоритета:
2008-111185 22.04.2008 JP
Название (EN) MEMORY CONTROLLER, MEMORY SYSTEM, SEMICONDUCTOR INTEGRATED CIRCUIT, AND MEMORY CONTROL METHOD
(FR) CONTRÔLEUR DE MÉMOIRE, SYSTÈME DE MÉMOIRE, CIRCUIT INTÉGRÉ À SEMI-CONDUCTEURS ET PROCÉDÉ DE COMMANDE DE MÉMOIRE
(JA) メモリ制御装置、メモリシステム、半導体集積回路およびメモリ制御方法
Реферат: front page image
(EN)Disclosed is a memory controller (101) provided with: a command generator (102) that generates multiple access commands that include physical addresses, on the basis of address requests, including logical addresses, that indicate rectangular regions within image data; and a command issuer (105) that issues the multiple access commands generated by the command generator (102) to a memory (0). The command generator (102) has a group determiner (104) that determines to which group a bank that includes data to be accessed belongs to, on the basis of the physical address that corresponds to an access request. When data to be accessed consecutively straddles two banks belonging to different groups, a pair of a first and a second access command is generated, with said access commands sharing a prefetch buffer between the two banks belonging to different groups.
(FR)L'invention porte sur un contrôleur de mémoire (101) qui comporte : un générateur d'instruction (102) qui génère de multiples instructions d'accès qui comprennent des adresses physiques, sur la base de requêtes d'adresse, comprenant des adresses logiques, qui indiquent des régions rectangulaires dans des données d'image ; et un émetteur d'instruction (105) qui transmet les multiples instructions d'accès générées par le générateur d'instruction (102) à une mémoire (0). Le générateur d'instruction (102) a un déterminateur de groupe (104) qui détermine à quel groupe appartient une banque qui comprend des données devant être accédées, sur la base de l'adresse physique qui correspond à une requête d'accès. Lorsque des données devant être accédées chevauchent de manière consécutive deux banques appartenant à différents groupes, une paire d'une première et d'une seconde instructions d'accès est générée, lesdites instructions d'accès partageant un tampon de prélecture entre les deux banques appartenant à différents groupes.
(JA) 本発明のメモリ制御装置(101)は、画像データ中の矩形領域を示す論理アドレスを含むアクセス要求に基づいて、物理アドレスを含む複数のアクセスコマンドを生成するコマンド生成部(102)と、コマンド生成部(102)によって生成された複数のアクセスコマンドをメモリ(0)に発行するコマンド発行部(105)とを備え、コマンド生成部(102)は、アクセス要求に対応する物理アドレスに基づいて、アクセスすべきデータを含むバンクがどのグループに属するかを判定するグループ判定部(104)を有し、アクセスすべきデータが異なるグループに属する2つのバンクに跨って連続する場合に、異なるグループに属する2つのバンク間でプリフェッチバッファを共用する第1および第2アクセスコマンドのペアを生成する。
Указанные государства: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Язык публикации: Japanese (JA)
Язык подачи: Japanese (JA)