Pesquisa nas coleções internacionais e nacionais de patentes
Algum conteúdo deste aplicativo está indisponível no momento.
Se esta situação persistir, por favor entre em contato conoscoFale conosco & Contato
1. (US20120104508) Semiconductor structure and method for manufacturing the same

Organismo : Estados Unidos da América
Número do pedido: 13256866 Data do pedido: 25.02.2011
Número de publicação: 20120104508 Data de publicação: 03.05.2012
Número da concessão: 08766371 Data da concessão: 01.07.2014
Tipo de publicação : B2
Referência PCT: Número do pedido:PCTCN2011071318 ; Número de publicação: Clique para ver os dados
CIP:
H01L 21/70
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
21
Processos ou aparelhos especialmente adaptados para a manufatura ou tratamento dos dispositivos semicondutores ou de dispositivos de estado sólido ou de partes dos mesmos
70
Fabricação ou tratamento de dispositivos consistindo em vários componentes de estado sólido ou circuitos integrados formados em ou sobre um substrato comum ou de partes específicas dos mesmos; Fabricação de dispositivos de circuitos integrados ou de partes específicas dos mesmos
Requerentes: Zhu Huilong
Institute of Microelectronics, Chinese Academy of Sciences
Liang Qingqing
Luo Zhijiong
Yin Haizhou
Inventores: Zhu Huilong
Liang Qingqing
Luo Zhijiong
Yin Haizhou
Mandatários: Troutman Sanders LLP
Dados da prioridade: 2010 1 0215163 22.06.2010 CN
Título: (EN) Semiconductor structure and method for manufacturing the same
Resumo: front page image
(EN)

There is provided a semiconductor structure and a method for manufacturing the same. The semiconductor structure according to the present invention comprises: a semiconductor substrate; a channel region formed on the semiconductor substrate; a gate stack formed on the channel region; and source/drain regions formed on both sides of the channel region and embedded in the semiconductor substrate. The gate stack comprises: a gate dielectric layer formed on the channel region; and a conductive layer positioned on the gate dielectric layer. For an nMOSFET, the conductive layer has a compressive stress to apply a tensile stress to the channel region; and for a pMOSFET, the conductive layer has a tensile stress to apply a compressive stress to the channel region.


Também publicado como:
WO/2011/160463