Algum conteúdo deste aplicativo está indisponível no momento.
Se esta situação persistir, por favor entre em contato conoscoFale conosco & Contato
1. (WO2019066960) STACKED DIE SEMICONDUCTOR PACKAGE SPACER DIE
Dados bibliográficos mais recentes no arquivo da Secretaria Internacional    Submeter observação

№ de pub.: WO/2019/066960 № do pedido internacional: PCT/US2017/054588
Data de publicação: 04.04.2019 Data de depósito internacional: 29.09.2017
CIP:
H01L 25/065 (2006.01) ,H01L 25/07 (2006.01) ,H01L 23/12 (2006.01) ,H01L 23/00 (2006.01)
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
25
Montagens, consistindo de vários dispositivos semicondutores individuais ou outros dispositivos de estado sólido
03
todos os dispositivos sendo de um tipo incluído no mesmo subgrupo dos grupos H01L27/-H01L51/128
04
não tendo os dispositivos recipientes separados
065
sendo os dispositivos de um tipo previsto no grupo H01L27/78
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
25
Montagens, consistindo de vários dispositivos semicondutores individuais ou outros dispositivos de estado sólido
03
todos os dispositivos sendo de um tipo incluído no mesmo subgrupo dos grupos H01L27/-H01L51/128
04
não tendo os dispositivos recipientes separados
07
sendo os dispositivos de um tipo previsto no grupo H01L29/78
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
23
Detalhes de semicondutores ou outros dispositivos de estado sólido
12
Montagens, p. ex., substratos isolantes não-separáveis
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
23
Detalhes de semicondutores ou outros dispositivos de estado sólido
Requerentes:
INTEL CORPORATION [US/US]; 2200 Mission College Blvd Santa Clara, California 95054, US
Inventores:
GOGINENI, Sireesha; US
KIM, Andrew; US
SHE, Yong; CN
BLUE, Karissa J.; US
Mandatário:
CZARNECKI, Michael S.; US
Dados da prioridade:
Título (EN) STACKED DIE SEMICONDUCTOR PACKAGE SPACER DIE
(FR) DÉ D'ESPACEMENT DE BOÎTIER DE SEMI-CONDUCTEURS À DÉS EMPILÉS
Resumo:
(EN) Stacked die semiconductor packages may include a spacer die disposed between stacked dies in the semiconductor package and the semiconductor package substrate. The spacer die translates thermally induced stresses on the solder connections between the substrate and an underlying member, such as a printed circuit board, from electrical structures communicably or conductively coupling the semiconductor package substrate to the underlying structure to mechanical structures that physically couple the semiconductor package to the underlying structure. The footprint area of the spacer die is greater than the sum of the footprint areas of the individual stacked dies in the semiconductor package and less than or equal to the footprint area of the semiconductor package substrate. The spacer die may have nay physical configuration, thickness, shape, or geometry. The spacer die may have a coefficient of thermal expansion similar to that of the lowermost semiconductor die in the die stack.
(FR) L'invention concerne des boîtiers de semi-conducteurs à dés empilés pouvant comprendre un dé d'espacement disposé entre des dés empilés dans le boîtier de semi-conducteurs et le substrat de boîtier de semi-conducteurs. Le dé d'espacement transfère des contraintes induites thermiquement sur les connexions de soudure entre le substrat et un élément sous-jacent, tel qu'une carte de circuit imprimé, de structures électriques couplant de manière communicante ou conductrice le substrat de boîtier de semi-conducteurs à la structure sous-jacente à des structures mécaniques qui accouplent physiquement le boîtier de semi-conducteurs à la structure sous-jacente. La surface d'encombrement du dé d'espacement est supérieure à la somme des surfaces d'encombrement des dés empilés individuels dans le boîtier de semi-conducteurs et est inférieure ou égale à la surface d'encombrement du substrat de boîtier de semi-conducteurs. Le dé d'espacement peut présenter une configuration physique, une épaisseur, une forme ou une géométrie quelconques. Le dé d'espacement peut avoir un coefficient de dilatation thermique similaire à celui du dé semi-conducteur situé le plus bas dans l'empilement de dés.
front page image
Estados designados: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organização Regional Africana da Propriedade Intelectual (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Instituto Eurasiático de Patentes (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Instituto Europeu de Patentes (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organização Africana da Propriedade Intelectual (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Língua de publicação: inglês (EN)
Língua de depósito: inglês (EN)