Algum conteúdo deste aplicativo está indisponível no momento.
Se esta situação persistir, por favor entre em contato conoscoFale conosco & Contato
1. (WO2019050848) BI-STABLE STATIC RANDOM ACCESS MEMORY (SRAM) BIT CELLS FORMED FROM III-V COMPOUNDS AND CONFIGURED TO ACHIEVE HIGHER OPERATING SPEEDS
Dados bibliográficos mais recentes no arquivo da Secretaria Internacional    Submeter observação

№ de pub.: WO/2019/050848 № do pedido internacional: PCT/US2018/049371
Data de publicação: 14.03.2019 Data de depósito internacional: 04.09.2018
CIP:
H01L 27/108 (2006.01) ,H01L 27/102 (2006.01) ,G11C 11/411 (2006.01) ,H01L 27/11 (2006.01) ,H01L 29/78 (2006.01)
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
27
Dispositivos consistindo de uma pluralidade de semicondutores ou outros componentes de estado sólido, formados em ou sobre um substrato comum
02
incluindo componentes semicondutores adaptados à retificação, oscilação, amplificação, comutação e tendo pelo menos uma barreira de potencial ou de uma barreira de superfície; incluindo elementos de circuito passivo integrado com pelo menos uma barreira de potencial ou de uma barreira de superfície
04
sendo o substrato um corpo semicondutor
10
incluindo vários componentes individuais em uma configuração repetitiva
105
compreendendo componentes de efeito de campo
108
Estruturas de memórias dinâmicas de acesso aleatório
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
27
Dispositivos consistindo de uma pluralidade de semicondutores ou outros componentes de estado sólido, formados em ou sobre um substrato comum
02
incluindo componentes semicondutores adaptados à retificação, oscilação, amplificação, comutação e tendo pelo menos uma barreira de potencial ou de uma barreira de superfície; incluindo elementos de circuito passivo integrado com pelo menos uma barreira de potencial ou de uma barreira de superfície
04
sendo o substrato um corpo semicondutor
10
incluindo vários componentes individuais em uma configuração repetitiva
102
compreendendo componentes bipolares
G FÍSICA
11
ARMAZENAMENTO DE INFORMAÇÕES
C
MEMÓRIAS ESTÁTICAS
11
Memórias digitais caracterizadas pelo emprego de elementos especiais de memória elétricos ou magnéticos; Elementos de memória para as mesmas
21
usando elementos elétricos
34
usando dispositivos semicondutores
40
usando transistores
41
formando células com realimentação positiva, i.e., células que não necessitam restauração ou regeneração da carga, p. ex., multivibrador biestável ou gatilho disparador de Schmitt (Schmitt trigger)
411
usando somente transistores bipolares
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
27
Dispositivos consistindo de uma pluralidade de semicondutores ou outros componentes de estado sólido, formados em ou sobre um substrato comum
02
incluindo componentes semicondutores adaptados à retificação, oscilação, amplificação, comutação e tendo pelo menos uma barreira de potencial ou de uma barreira de superfície; incluindo elementos de circuito passivo integrado com pelo menos uma barreira de potencial ou de uma barreira de superfície
04
sendo o substrato um corpo semicondutor
10
incluindo vários componentes individuais em uma configuração repetitiva
105
compreendendo componentes de efeito de campo
11
Estruturas de memórias estáticas de acesso aleatório
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
29
Dispositivos semicondutores adaptados para retificação, amplificação, oscilação ou comutação ou capacitores ou resistores com pelo menos uma barreira de potencial ou barreira de superfície; Capacitores ou resistores com pelo menos uma barreira de potencial ou barreira de superfície, p. ex., camada de depleção da junção PN ou camada de concentração de portadores; Detalhes de corpos de semicondutores ou de eletrodos dos mesmos
66
Tipos de dispositivo semicondutor
68
controláveis unicamente pela corrente elétrica fornecida ou pelo potencial elétrico aplicado a um eletrodo que não conduz a corrente a ser retificada, amplificada ou comutada
76
Dispositivos unipolares
772
Transistores de efeito de campo
78
com o efeito de campo produzido por uma porta isolada
Requerentes:
QUALCOMM INCORPORATED [US/US]; ATTN: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714, US
Inventores:
TAO, Gengming; US
LI, Xia; US
YANG, Bin; US
Mandatário:
TERRANOVA, Steven, N.; US
Dados da prioridade:
15/696,63006.09.2017US
Título (EN) BI-STABLE STATIC RANDOM ACCESS MEMORY (SRAM) BIT CELLS FORMED FROM III-V COMPOUNDS AND CONFIGURED TO ACHIEVE HIGHER OPERATING SPEEDS
(FR) CELLULES BINAIRES DE MÉMOIRE VIVE STATIQUE (SRAM) BISTABLES FORMÉES À PARTIR DE COMPOSÉS III-V ET CONFIGURÉES POUR OBTENIR DES VITESSES DE FONCTIONNEMENT PLUS ÉLEVÉES
Resumo:
(EN) Bi-stable static random access memory (SRAM) bit cells formed from III- V compounds and configured to achieve higher operating speeds are disclosed. In one aspect, a bi-stable SRAM bit cell includes substrate (202), a first well layer (204) formed over substrate from a III- V compound doped with a first type material, and a second well layer (206) formed over the first well layer (204) from a lll-V compound doped with a second type material. A channel layer (208) is formed over the second well layer (206) from a lll-V compound doped with the first type material. Source and drain regions (210, 214) are formed over the channel layer (208) from a lll-V compound doped with the first type material, and a gate region (224) is formed over the channel layer (208). Bipolar junction transistors (BJTs, 228(1) and 228(2)) are formed such that a data value can be stored in second well layer (206). A collector tap electrode (CL) is configured to provide access to collector of each BJT for reading or writing data.
(FR) La présente invention concerne des cellules binaires de mémoire vive statique (SRAM) bistables formées à partir de composés III-V et configurées pour obtenir des vitesses de fonctionnement plus élevées. Selon un aspect, une cellule binaire SRAM bistable comprend un substrat (202), une première couche de puits (204) formée sur un substrat à partir d'un composé III-V dopé avec matériau de premier type, et une seconde couche de puits (206) formée sur la première couche de puits (204) à partir d'un composé III-V dopé avec un matériau de second type. Une couche de canal (208) est formée sur la seconde couche de puits (206) à partir d'un composé III-V dopé avec le matériau de premier type. Des régions de source et de drain (210, 214) sont formées sur la couche de canal (208) à partir d'un composé III-V dopé avec le matériau de premier type, et une région de grille (224) est formée sur la couche de canal (208). Des transistors à jonction bipolaire (BJT, 228 (1) et 228 (2)) sont formés de telle sorte qu'une valeur de données peut être stockée dans la seconde couche de puits (206). Une électrode de prise de collecteur (CL) est configurée pour fournir un accès au collecteur de chaque BJT afin de lire ou écrire des données.
front page image
Estados designados: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organização Regional Africana da Propriedade Intelectual (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Instituto Eurasiático de Patentes (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Instituto Europeu de Patentes (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organização Africana da Propriedade Intelectual (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Língua de publicação: inglês (EN)
Língua de depósito: inglês (EN)