Algum conteúdo deste aplicativo está indisponível no momento.
Se esta situação persistir, por favor entre em contato conoscoFale conosco & Contato
1. (WO2019049741) NEURAL NETWORK ARITHMETIC CIRCUIT USING NON-VOLATILE SEMICONDUCTOR MEMORY ELEMENT
Dados bibliográficos mais recentes no arquivo da Secretaria Internacional    Submeter observação

№ de pub.: WO/2019/049741 № do pedido internacional: PCT/JP2018/031899
Data de publicação: 14.03.2019 Data de depósito internacional: 29.08.2018
CIP:
G11C 11/54 (2006.01) ,G06G 7/60 (2006.01) ,G06N 3/063 (2006.01)
G FÍSICA
11
ARMAZENAMENTO DE INFORMAÇÕES
C
MEMÓRIAS ESTÁTICAS
11
Memórias digitais caracterizadas pelo emprego de elementos especiais de memória elétricos ou magnéticos; Elementos de memória para as mesmas
54
usando elementos simuladores de células biológicas, p. ex., neurônio
G FÍSICA
06
CÔMPUTO; CÁLCULO; CONTAGEM
G
COMPUTADORES ANALÓGICOS
7
Dispositivos em que a computação é efetuada pela variação de quantidades elétricas ou magnéticas
48
Computadores analógicos para processos, sistemas, ou dispositivos específicos, p. ex., simuladores
60
para seres vivos, p. ex., seu sistema nervoso
G FÍSICA
06
CÔMPUTO; CÁLCULO; CONTAGEM
N
SISTEMAS DE COMPUTADOR BASEADOS EM MODELOS COMPUTACIONAIS ESPECÍFICOS
3
Sistemas de computador baseados em modelos biológicos
02
usando modelos de rede neural
06
Realização física, i.e., implementação do hardware de redes neurais, neurônios ou partes de neurônios
063
usando meios eletrônicos
Requerentes:
パナソニック株式会社 PANASONIC CORPORATION [JP/JP]; 大阪府門真市大字門真1006番地 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501, JP
Inventores:
河野 和幸 KOUNO, Kazuyuki; --
小野 貴史 ONO, Takashi; --
中山 雅義 NAKAYAMA, Masayoshi; --
持田 礼司 MOCHIDA, Reiji; --
早田 百合子 HAYATA, Yuriko; --
Mandatário:
新居 広守 NII, Hiromori; JP
寺谷 英作 TERATANI, Eisaku; JP
道坂 伸一 MICHISAKA, Shinichi; JP
Dados da prioridade:
2017-17184607.09.2017JP
Título (EN) NEURAL NETWORK ARITHMETIC CIRCUIT USING NON-VOLATILE SEMICONDUCTOR MEMORY ELEMENT
(FR) CIRCUIT ARITHMÉTIQUE DE RÉSEAU NEURONAL UTILISANT UN ÉLÉMENT DE MÉMOIRE À SEMI-CONDUCTEUR NON VOLATILE
(JA) 不揮発性半導体記憶素子を用いたニューラルネットワーク演算回路
Resumo:
(EN) A neural network arithmetic circuit for outputting output data (y) in accordance with the results of a multiply-add operation performed on input data (x0-xn) and connection weight coefficients (w0-wn), wherein the neural network arithmetic circuit is provided with arithmetic units (PU0-PUn) each comprising a non-volatile semiconductor memory element (RP) and cell transistor (T0) connected in series between data lines (BL0, SL0), a non-volatile semiconductor memory element (RN) and cell transistor (T1) connected in series between data lines (BL1, SL1), and a word line (WL0-WLn) connected to the gates of the cell transistors (T0, T1), connection weight coefficients (w0-wn) are stored in the RPs and Rns, a word line selection circuit (30) sets WL0-WLn to a selected state or non-selected state in accordance with xo-xn, and a determination circuit (50) determines the values of the currents flowing through BL0 and BL1 and accordingly outputs the output data (y).
(FR) L'invention concerne un circuit arithmétique de réseau neuronal permettant de délivrer en sortie des données de sortie (y) conformément aux résultats d'une opération de multiplication-addition effectuée sur des données d'entrée (x0-xn) et des coefficients de pondération de connexion (w0-wn), le circuit arithmétique de réseau neuronal étant pourvu d'unités arithmétiques (PU0-PUn) comprenant chacune un élément de mémoire à semi-conducteur non volatile (RP) et un transistor de cellule (T0) connectés en série entre des lignes de données (BL0, SL0), un élément de mémoire à semi-conducteur non volatile (RN) et un transistor de cellule (T1) connectés en série entre des lignes de données (BL1, SL1), et une ligne de mots (WL0-WLn) connectée aux grilles des transistors de cellules (T0, T1), des coefficients de pondération de connexion (w0-wn) sont stockés dans les RP et Rn, un circuit de sélection de ligne de mots (30) règle WL0-WLn sur un état sélectionné ou un état non sélectionné conformément à xo-xn, et un circuit de détermination (50) détermine les valeurs des courants circulant à travers BL0 et BL1 et délivre en sortie en conséquence les données de sortie (y).
(JA) 入力データ(x0~xn)と、結合重み係数(w0~wn)との積和演算結果に応じて出力データ(y)を出力するニューラルネットワーク演算回路において、データ線(BL0、SL0)との間に不揮発性半導体記憶素子(RP)とセルトランジスタ(T0)が直列接続され、データ線(BL1、SL1)との間に不揮発性半導体記憶素子(RN)とセルトランジスタ(T1)が直列接続され、セルトランジスタ(T0、T1)のゲートにワード線(WL0~WLn)が接続される演算ユニット(PU0~PUn)を備え、RP、RNに結合重み係数(w0~wn)を格納し、ワード線選択回路(30)が、x0~xnに応じてWL0~WLnを選択状態あるいは非選択状態とし、判定回路(50)がBL0、BL1に流れる電流値を判定することで出力データ(y)を出力する。
front page image
Estados designados: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organização Regional Africana da Propriedade Intelectual (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Instituto Eurasiático de Patentes (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Instituto Europeu de Patentes (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organização Africana da Propriedade Intelectual (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Língua de publicação: japonês (JA)
Língua de depósito: japonês (JA)