Algum conteúdo deste aplicativo está indisponível no momento.
Se esta situação persistir, por favor entre em contato conoscoFale conosco & Contato
1. (WO2019045794) COMMAND SIGNAL CLOCK GATING
Dados bibliográficos mais recentes no arquivo da Secretaria InternacionalSubmeter observação

№ de pub.: WO/2019/045794 № do pedido internacional: PCT/US2018/029139
Data de publicação: 07.03.2019 Data de depósito internacional: 24.04.2018
CIP:
G11C 7/22 (2006.01) ,G11C 7/10 (2006.01) ,G06F 1/10 (2006.01)
G FÍSICA
11
ARMAZENAMENTO DE INFORMAÇÕES
C
MEMÓRIAS ESTÁTICAS
7
Disposições para escrever ou ler informações em uma memória digital
22
Circuitos de regulagem de ler- escrever (R-W) ou contador de tempo; Geradores ou administradores de sinal de controle ler-escrever (R-W)
G FÍSICA
11
ARMAZENAMENTO DE INFORMAÇÕES
C
MEMÓRIAS ESTÁTICAS
7
Disposições para escrever ou ler informações em uma memória digital
10
Meios de interface de dados de entrada/saída (E/S), p. ex., circuito de controle de dados (E/S), buffers de dados E/S
G FÍSICA
06
CÔMPUTO; CÁLCULO; CONTAGEM
F
PROCESSAMENTO ELÉTRICO DE DADOS DIGITAIS
1
Detalhes de equipamento para processamento de dados não abrangidos pelo grupos G06F3/-G06F13/130
04
Geração ou distribuição de sinais de relógio ("clock signals") ou de sinais deles diretamente derivados.
10
Distribuição de sinais de relógios
Requerentes:
MICRON TECHNOLOGY, INC [US/US]; 8000 South Federal Way Boise, Idaho 83707, US
Inventores:
GAJAPATHY, Parthasarathy; US
Mandatário:
MANWARE, Robert A.; US
FLETCHER, Michael G.; US
YODER, Patrick S.; US
POWELL, W. Allen; US
RARIDEN, John M.; US
SWANSON, Tait R.; US
BAKKER, Jila; US
SINCLAIR, JR., Steven J.; US
OSTERHAUS, Matthew G.; US
DOOLEY, Matthew C.; US
HENWOOD, Matthew C.; US
KANTOR, Andrew L.; US
WIMMER, Lance G.; US
BELLAH, Sean J.; US
THOMAS, Jim; US
CORLEY, David; US
Dados da prioridade:
15/693,19431.08.2017US
Título (EN) COMMAND SIGNAL CLOCK GATING
(FR) DÉCLENCHEMENT D'HORLOGE DE SIGNAL DE COMMANDE
Resumo:
(EN) A semiconductor device includes a clock gating tree comprising a first clock gating stage and a second clock gating stage. The first clock gating stage is configured to receive an activate detection signal and to activate clocking events in the second clock gating stage in response to the activate detection signal. The clocking events are not activated in the absence of the activate detection signal.
(FR) L'invention concerne un dispositif à semi-conducteur qui comprend un arbre de déclenchement d'horloge comprenant un premier étage de déclenchement d'horloge et un second étage de déclenchement d'horloge. Le premier étage de déclenchement d'horloge est configuré pour recevoir un signal de détection d'activation et pour activer des événements de synchronisation dans le second étage de déclenchement d'horloge en réponse au signal de détection d'activation. Les événements de synchronisation ne sont pas activés en l'absence du signal de détection d'activation.
front page image
Estados designados: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organização Regional Africana da Propriedade Intelectual (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Instituto Eurasiático de Patentes (EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Instituto Europeu de Patentes (IEP) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organização Africana da Propriedade Intelectual (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Língua de publicação: Inglês (EN)
Língua de depósito: Inglês (EN)