Algum conteúdo deste aplicativo está indisponível no momento.
Se esta situação persistir, por favor entre em contato conoscoFale conosco & Contato
1. (WO2019031036) ESD PROTECTION DEVICE AND SIGNAL TRANSMISSION LINE
Dados bibliográficos mais recentes no arquivo da Secretaria Internacional    Submeter observação

№ de pub.: WO/2019/031036 № do pedido internacional: PCT/JP2018/021243
Data de publicação: 14.02.2019 Data de depósito internacional: 01.06.2018
CIP:
H01L 21/822 (2006.01) ,H01L 27/04 (2006.01) ,H01L 27/06 (2006.01) ,H02H 7/20 (2006.01)
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
21
Processos ou aparelhos especialmente adaptados para a manufatura ou tratamento dos dispositivos semicondutores ou de dispositivos de estado sólido ou de partes dos mesmos
70
Fabricação ou tratamento de dispositivos consistindo em vários componentes de estado sólido ou circuitos integrados formados em ou sobre um substrato comum ou de partes específicas dos mesmos; Fabricação de dispositivos de circuitos integrados ou de partes específicas dos mesmos
77
Manufatura ou tratamento de dispositivos constituídos de uma pluralidade de componentes de estado sólido ou circuitos integrados formados dentro ou sobre um substrato comum
78
com divisão subsequente do substrato em dispositivos individuais múltiplos
82
para produzir dispositivos, p. ex.,circuitos integrados, cada um consistindo de uma pluralidade de componentes
822
sendo o substrato um semicondutor usando tecnologia de silício
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
27
Dispositivos consistindo de uma pluralidade de semicondutores ou outros componentes de estado sólido, formados em ou sobre um substrato comum
02
incluindo componentes semicondutores adaptados à retificação, oscilação, amplificação, comutação e tendo pelo menos uma barreira de potencial ou de uma barreira de superfície; incluindo elementos de circuito passivo integrado com pelo menos uma barreira de potencial ou de uma barreira de superfície
04
sendo o substrato um corpo semicondutor
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
27
Dispositivos consistindo de uma pluralidade de semicondutores ou outros componentes de estado sólido, formados em ou sobre um substrato comum
02
incluindo componentes semicondutores adaptados à retificação, oscilação, amplificação, comutação e tendo pelo menos uma barreira de potencial ou de uma barreira de superfície; incluindo elementos de circuito passivo integrado com pelo menos uma barreira de potencial ou de uma barreira de superfície
04
sendo o substrato um corpo semicondutor
06
incluindo vários componentes individuais em uma configuração não repetitiva
H ELECTRICIDADE
02
PRODUÇÃO, CONVERSÃO OU DISTRIBUIÇÃO DE ENERGIA ELÉTRICA
H
SISTEMAS DE CIRCUITOS DE PROTEÇÃO DE EMERGÊNCIA
7
Sistemas de circuitos de proteção de emergência especialmente adaptados a tipos específicos de máquinas ou aparelhos elétricos ou para proteção parcial de sistemas de cabos ou linhas, efetuando também uma ligação automática no caso de uma mudança indesejável das condições normais de funcionamento
20
para equipamento eletrônico
Requerentes:
株式会社村田製作所 MURATA MANUFACTURING CO., LTD. [JP/JP]; 京都府長岡京市東神足1丁目10番1号 10-1, Higashikotari 1-chome, Nagaokakyo-shi, Kyoto 6178555, JP
Inventores:
植木 紀行 UEKI Noriyuki; JP
Mandatário:
特許業務法人 楓国際特許事務所 KAEDE PATENT ATTORNEYS' OFFICE; 大阪府大阪市中央区農人橋1丁目4番34号 1-4-34, Noninbashi, Chuo-ku, Osaka-shi, Osaka 5400011, JP
Dados da prioridade:
2017-15511910.08.2017JP
Título (EN) ESD PROTECTION DEVICE AND SIGNAL TRANSMISSION LINE
(FR) DISPOSITIF DE PROTECTION CONTRE LES DÉCHARGES ÉLECTROSTATIQUES ET LIGNE DE TRANSMISSION DE SIGNAL
(JA) ESD保護デバイス、および、信号伝送線路
Resumo:
(EN) An ESD protection device (10) is provided with: a semiconductor substrate (20) having a first main surface (201); terminal electrodes (41, 42) formed on the first main surface (201) and a terminal electrode (43) connected to the ground; and a wiring electrode (51) that connects the terminal electrodes (41, 42) and constitutes a part of a main line. The semiconductor substrate has a rectangular parallelepiped shape in a plan view. A first semiconductor area connected to the wiring electrode (51), a second semiconductor area connected to a third terminal electrode, and a third semiconductor area are formed on the semiconductor substrate (20). The first semiconductor area and the second semiconductor area are aligned along short sides of the semiconductor substrate (20), and are electrically connected to each other via the third semiconductor area formed along the short sides.
(FR) L'invention concerne un dispositif de protection contre les décharges électrostatiques (ESD) comprenant : un substrat semi-conducteur (20) ayant une première surface principale (201); des électrodes de borne (41, 42) formées sur la première surface principale (201) et une électrode de borne (43) connectée à la masse; et une électrode de câblage (51) qui connecte les électrodes de borne (41, 42) et constitue une partie d'une ligne principale. Le substrat semi-conducteur a une forme parallélépipédique rectangulaire dans une vue en plan. Une première zone semi-conductrice connectée à l'électrode de câblage (51), une seconde zone semi-conductrice connectée à une troisième électrode de borne et une troisième zone semi-conductrice sont formées sur le substrat semi-conducteur (20). La première zone semi-conductrice et la seconde zone semi-conductrice sont alignées le long de côtés courts du substrat semi-conducteur (20), et sont électroconnectées l'une à l'autre par l'intermédiaire de la troisième zone semi-conductrice formée le long des côtés courts.
(JA) ESD保護デバイス(10)は、第1主面(201)を有する半導体基板(20)と、第1主面(201)に形成された端子電極(41、42)、および、グランドに接続される端子電極(43)と、端子電極(41、42)とを接続し、主線路の一部を構成する配線電極(51)と、を備える。半導体基板は、平面視で直方体形状である。半導体基板(20)には、配線電極(51)に接続される第1の半導体領域と、第3端子電極に接続される第2の半導体領域と、第3の半導体領域とが形成されている。第1の半導体領域と第2の半導体領域とが、半導体基板(20)の短辺に沿って並ぶとともに、短辺に沿って形成される第3の半導体領域を介して、電気的に接続される。
front page image
Estados designados: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organização Regional Africana da Propriedade Intelectual (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Instituto Eurasiático de Patentes (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Instituto Europeu de Patentes (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organização Africana da Propriedade Intelectual (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Língua de publicação: japonês (JA)
Língua de depósito: japonês (JA)