Algum conteúdo deste aplicativo está indisponível no momento.
Se esta situação persistir, por favor entre em contato conoscoFale conosco & Contato
1. (WO2019028934) LOW TEMPERATURE POLYSILICON THIN FILM TRANSISTOR AND PREPARATION METHOD THEREFOR
Dados bibliográficos mais recentes no arquivo da Secretaria InternacionalSubmeter observação

№ de pub.: WO/2019/028934 № do pedido internacional: PCT/CN2017/098337
Data de publicação: 14.02.2019 Data de depósito internacional: 21.08.2017
CIP:
H01L 21/336 (2006.01) ,H01L 29/06 (2006.01) ,H01L 29/786 (2006.01)
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
21
Processos ou aparelhos especialmente adaptados para a manufatura ou tratamento dos dispositivos semicondutores ou de dispositivos de estado sólido ou de partes dos mesmos
02
Fabricação ou tratamento de dispositivos semicondutores ou de partes dos mesmos
04
tendo o dispositivo, pelo menos, uma barreira de potencial ou uma barreira de superfície, p. ex., junção PN, camada de depleção, camada de concentração de portadores de carga
18
tendo os dispositivos corpos semicondutores constituídos de elementos do quarto grupo do Sistema periódico ou compostos AIIIBV com ou sem impurezas, p. ex., materiais de dopagem
334
Processos de várias etapas para a fabricação de dispositivos do tipo unipolar
335
Transistores de efeito de campo
336
com uma porta isolada
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
29
Dispositivos semicondutores adaptados para retificação, amplificação, oscilação ou comutação ou capacitores ou resistores com pelo menos uma barreira de potencial ou barreira de superfície; Capacitores ou resistores com pelo menos uma barreira de potencial ou barreira de superfície, p. ex., camada de depleção da junção PN ou camada de concentração de portadores; Detalhes de corpos de semicondutores ou de eletrodos dos mesmos
02
caracterizados por seus corpos semicondutores
06
caracterizados por seu formato; caracterizados pelos formatos, dimensões relativas ou disposições das regiões semicondutoras
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
29
Dispositivos semicondutores adaptados para retificação, amplificação, oscilação ou comutação ou capacitores ou resistores com pelo menos uma barreira de potencial ou barreira de superfície; Capacitores ou resistores com pelo menos uma barreira de potencial ou barreira de superfície, p. ex., camada de depleção da junção PN ou camada de concentração de portadores; Detalhes de corpos de semicondutores ou de eletrodos dos mesmos
66
Tipos de dispositivo semicondutor
68
controláveis unicamente pela corrente elétrica fornecida ou pelo potencial elétrico aplicado a um eletrodo que não conduz a corrente a ser retificada, amplificada ou comutada
76
Dispositivos unipolares
772
Transistores de efeito de campo
78
com o efeito de campo produzido por uma porta isolada
786
Transistores de filme fino
Requerentes:
武汉华星光电技术有限公司 WUHAN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; 中国湖北省武汉市 东湖开发区高新大道666号生物城C5栋 Building C5, Biolake of Optics Valley No.666 Gaoxin Avenue, East Lake High-tech Development Zone Wuhan, Hubei 430070, CN
Inventores:
肖东辉 XIAO, Donghui; CN
Mandatário:
深圳市铭粤知识产权代理有限公司 MING & YUE INTELLECTUAL PROPERTY LAW FIRM; 中国广东省深圳市 南山区南山街道前海路泛海城市广场2栋604室 Room 604 Building 2, Oceanwide City Square, Qianhai Road, Nanshan Street, Nanshan District Shenzhen, Guangdong 518066, CN
Dados da prioridade:
201710668038.X07.08.2017CN
Título (EN) LOW TEMPERATURE POLYSILICON THIN FILM TRANSISTOR AND PREPARATION METHOD THEREFOR
(FR) TRANSISTOR À COUCHES MINCES DE POLYSILICIUM BASSE TEMPÉRATURE ET SON PROCÉDÉ DE PRÉPARATION
(ZH) 低温多晶硅薄膜晶体管及其制备方法
Resumo:
(EN) A preparation method for a low temperature polysilicon thin film transistor, comprising steps of: sequentially forming a polysilicon active layer (2) and a gate insulation layer (3) covering the polysilicon active layer (2) on a base substrate (1); using an ion implantation process to implant nitrogen ions to the surface of the polysilicon active layer (2) facing towards the gate insulation layer (3), so as to form an ion implantation layer (6a); and using a high temperature annealing process to recrystallize the ion implantation layer (6a), so as to form a silicon nitride spacer layer (6) between the polysilicon active layer (2) and the gate insulation layer (3). A low temperature crystalline silicon thin film transistor, comprising a polysilicon active layer (2), a gate insulation layer (3), a gate electrode (4), a source electrode (5a), and a drain electrode (5b) which are successively provided on a base substrate (1), a silicon nitride spacer layer (6) being formed on a joint interface between the polysilicon active layer (2) and the gate insulation layer (3), the silicon nitride spacer layer (6) and the polysilicon active layer (2) being of an integrated interconnected structure.
(FR) L'invention concerne un procédé de préparation d'un transistor à couches minces de polysilicium basse température comprenant les étapes consistant à : former séquentiellement une couche active de polysilicium (2) et une couche d'isolation de grille (3) recouvrant la couche active de polysilicium (2) sur un substrat de base (1) ; utiliser un procédé d'implantation ionique pour implanter des ions azote sur la surface de la couche active de polysilicium (2) tournée vers la couche d'isolation de grille (3), de manière à former une couche d'implantation ionique (6a) ; et utiliser un processus de recuit à haute température pour recristalliser la couche d'implantation ionique (6a), de manière à former une couche d'espacement de nitrure de silicium (6) entre la couche active de polysilicium (2) et la couche d'isolation de grille (3). Un transistor à couches minces de silicium cristallin basse température, comprenant une couche active de polysilicium (2), une couche d'isolation de grille (3), une électrode de grille (4), une électrode de source (5a) et une électrode de drain (5b) qui sont disposées successivement sur un substrat de base (1), une couche d'espacement de nitrure de silicium (6) étant formée sur une interface de jonction entre la couche active de polysilicium (2) et la couche d'isolation de grille (3), la couche d'espacement de nitrure de silicium (6) et la couche active de polysilicium (2) étant d'une structure interconnectée intégrée.
(ZH) 一种低温多晶硅薄膜晶体管的制备方法,其包括:在衬底基板(1)上依次制备形成多晶硅有源层(2)和覆盖该多晶硅有源层(2)的栅极绝缘层(3);应用离子植入工艺,在该多晶硅有源层(2)的朝向该栅极绝缘层(3)的表面上注入氮离子,形成离子注入层(6a);应用高温退火工艺,使该离子注入层(6a)重结晶,在该多晶硅有源层(2)和该栅极绝缘层(3)之间形成氮化硅间隔层(6)。一种低温晶硅薄膜晶体管,包括依次设置在衬底基板(1)上的多晶硅有源层(2)、栅极绝缘层(3)、栅电极(4)、源电极(5a)和漏电极(5b),其中,该多晶硅有源层(2)和该栅极绝缘层(3)之间的连接界面形成有氮化硅间隔层(6),该氮化硅间隔层(6)与该多晶硅有源层(2)是一体相互连接的结构。
front page image
Estados designados: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organização Regional Africana da Propriedade Intelectual (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Instituto Eurasiático de Patentes (EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Instituto Europeu de Patentes (IEP) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organização Africana da Propriedade Intelectual (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Língua de publicação: Chinês (ZH)
Língua de depósito: Chinês (ZH)