Algum conteúdo deste aplicativo está indisponível no momento.
Se esta situação persistir, por favor entre em contato conoscoFale conosco & Contato
1. (WO2019005087) SUPPRESSION OF CURRENT LEAKAGE IN N-TYPE FINFET DEVICES
Dados bibliográficos mais recentes no arquivo da Secretaria Internacional    Submeter observação

№ de pub.: WO/2019/005087 № do pedido internacional: PCT/US2017/040156
Data de publicação: 03.01.2019 Data de depósito internacional: 30.06.2017
CIP:
H01L 27/092 (2006.01) ,H01L 29/78 (2006.01) ,H01L 29/66 (2006.01)
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
27
Dispositivos consistindo de uma pluralidade de semicondutores ou outros componentes de estado sólido, formados em ou sobre um substrato comum
02
incluindo componentes semicondutores adaptados à retificação, oscilação, amplificação, comutação e tendo pelo menos uma barreira de potencial ou de uma barreira de superfície; incluindo elementos de circuito passivo integrado com pelo menos uma barreira de potencial ou de uma barreira de superfície
04
sendo o substrato um corpo semicondutor
08
incluindo apenas componentes semicondutores de um único tipo
085
somente com componentes de efeitos de campo
088
sendo os componentes transistores de efeito de campo com porta isolada
092
transistores de efeito de campos MIS (metal-isolante-semicondutor) complementares
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
29
Dispositivos semicondutores adaptados para retificação, amplificação, oscilação ou comutação ou capacitores ou resistores com pelo menos uma barreira de potencial ou barreira de superfície; Capacitores ou resistores com pelo menos uma barreira de potencial ou barreira de superfície, p. ex., camada de depleção da junção PN ou camada de concentração de portadores; Detalhes de corpos de semicondutores ou de eletrodos dos mesmos
66
Tipos de dispositivo semicondutor
68
controláveis unicamente pela corrente elétrica fornecida ou pelo potencial elétrico aplicado a um eletrodo que não conduz a corrente a ser retificada, amplificada ou comutada
76
Dispositivos unipolares
772
Transistores de efeito de campo
78
com o efeito de campo produzido por uma porta isolada
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
29
Dispositivos semicondutores adaptados para retificação, amplificação, oscilação ou comutação ou capacitores ou resistores com pelo menos uma barreira de potencial ou barreira de superfície; Capacitores ou resistores com pelo menos uma barreira de potencial ou barreira de superfície, p. ex., camada de depleção da junção PN ou camada de concentração de portadores; Detalhes de corpos de semicondutores ou de eletrodos dos mesmos
66
Tipos de dispositivo semicondutor
Requerentes:
INTEL IP CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventores:
GILES, Luis Felipe; DE
RIESS, Philipp; DE
HODEL, Uwe; DE
MOLZER, Wolfgang; DE
BAUMGARTNER, Peter; DE
Mandatário:
HARTMANN, Natalya; US
Dados da prioridade:
Título (EN) SUPPRESSION OF CURRENT LEAKAGE IN N-TYPE FINFET DEVICES
(FR) SUPPRESSION DE FUITE DE COURANT DANS DES DISPOSITIFS FINFET DE TYPE N
Resumo:
(EN) Disclosed herein are semiconductor layers with modified doping profiles for forming N-type (NMOS) FinFET structures, and related methods and devices. One exemplary semiconductor layer with a modified doping profile includes a plurality of regions with different dopant concentrations, the plurality of regions including an N-well region, a P-well region, a low-doped buffer region, and a connection region. The low-doped buffer region separates the P-well region and the N-well region and has P-type dopants with a dopant concentration less than that of the P-well region. The connection region has N-type dopants and is provided over the low-doped buffer region, between the P-type region and the N-well region, connecting the P-well region and the N-well region. Providing the low-doped buffer region together with the connection region may significantly reduce leakage current in NMOS FinFETs.
(FR) L'invention concerne des couches semi-conductrices avec des profils de dopage modifiés pour former des structures FinFET de type N (NMOS), et des procédés et des dispositifs associés. Une couche semi-conductrice à titre d'exemple ayant un profil de dopage modifié comprend une pluralité de régions ayant différentes concentrations de dopant, la pluralité de régions comprenant une région de puits N, une région de puits P, une région tampon faiblement dopée et une région de connexion. La région tampon faiblement dopée sépare la région de puits P et la région de puits N et présente des dopants de type P ayant une concentration de dopant inférieure à celle de la région de puits P. La région de connexion comprend des dopants de type N et est disposée sur la région tampon faiblement dopée, entre la région de type P et la région de puits N, reliant la région de puits P et la région de puits N. La fourniture de la région tampon faiblement dopée conjointement avec la région de connexion peut réduire significativement le courant de fuite dans les finfet NMOS.
front page image
Estados designados: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organização Regional Africana da Propriedade Intelectual (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Instituto Eurasiático de Patentes (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Instituto Europeu de Patentes (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organização Africana da Propriedade Intelectual (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Língua de publicação: inglês (EN)
Língua de depósito: inglês (EN)