Algum conteúdo deste aplicativo está indisponível no momento.
Se esta situação persistir, por favor entre em contato conoscoFale conosco & Contato
1. (WO2018186248) METHOD FOR MANUFACTURING EPITAXIAL SILICON WAFER AND EPITAXIAL SILICON WAFER
Dados bibliográficos mais recentes no arquivo da Secretaria InternacionalSubmeter observação

№ de pub.: WO/2018/186248 № do pedido internacional: PCT/JP2018/012640
Data de publicação: 11.10.2018 Data de depósito internacional: 28.03.2018
CIP:
C30B 29/06 (2006.01) ,C23C 16/02 (2006.01) ,C23C 16/24 (2006.01) ,C30B 25/20 (2006.01) ,H01L 21/20 (2006.01) ,H01L 21/205 (2006.01)
C QUÍMICA; METALURGIA
30
CRESCIMENTO DE CRISTAIS
B
CRESCIMENTO DE MONOCRISTAIS; SOLIDIFICAÇÃO UNIDIRECIONAL DE MATERIAIS EUTÉTICOS OU DESMIXAGEM UNIDIRECIONAL DE MATERIAIS EUTETÓIDES; REFINO POR FUSÃO ZONAL DE MATERIAL; PRODUÇÃO DE UM MATERIAL POLICRISTALINO HOMOGÊNEO COM ESTRUTURA DEFINIDA; MONOCRISTAIS OU MATERIAL POLICRISTALINO HOMOGÊNEO COM ESTRUTURA DEFINIDA; PÓS-TRATAMENTO DE MONOCRISTAIS OU DE UM MATERIAL POLICRISTALINO HOMOGÊNEO COM ESTRUTURA DEFINIDA; APARELHOS PARA ESSE FIM
29
Monocristais ou material policristalino homogêneo com estrutura definida caracterizados pelo material ou por seus formatos
02
Elementos
06
Silício
C QUÍMICA; METALURGIA
23
REVESTIMENTO DE MATERIAIS METÁLICOS; REVESTIMENTO DE MATERIAIS COM MATERIAIS METÁLICOS; TRATAMENTO QUÍMICO DE SUPERFÍCIES; TRATAMENTO DE DIFUSÃO DE MATERIAIS METÁLICOS; REVESTIMENTO POR EVAPORAÇÃO A VÁCUO, POR PULVERIZAÇÃO CATÓDICA, POR IMPLANTAÇÃO DE ÍONS OU POR DEPOSIÇÃO QUÍMICA EM FASE DE VAPOR, EM GERAL; INIBIÇÃO DA CORROSÃO DE MATERIAIS METÁLICOS OU INCRUSTAÇÃO EM GERAL
C
REVESTIMENTO DE MATERIAIS METÁLICOS; REVESTIMENTO DE MATERIAIS COM MATERIAIS METÁLICOS; TRATAMENTO DA SUPERFÍCIE DE MATERIAIS METÁLICOS POR DIFUSÃO, POR CONVERSÃO QUÍMICA OU SUBSTITUIÇÃO; REVESTIMENTO POR EVAPORAÇÃO A VÁCUO, POR PULVERIZAÇÃO CATÓDICA, POR IMPLANTAÇÃO DE IONS OU POR DEPOSIÇÃO QUÍMICA EM FASE DE VAPOR, EM GERAL
16
Revestimento químico por decomposição de compostos gasosos, sem deixar produtos reacionais do material da superfície no revestimento, i.e., processo de deposição química em fase de vapor (CVD)
02
Pré-tratamento do material a ser revestido
C QUÍMICA; METALURGIA
23
REVESTIMENTO DE MATERIAIS METÁLICOS; REVESTIMENTO DE MATERIAIS COM MATERIAIS METÁLICOS; TRATAMENTO QUÍMICO DE SUPERFÍCIES; TRATAMENTO DE DIFUSÃO DE MATERIAIS METÁLICOS; REVESTIMENTO POR EVAPORAÇÃO A VÁCUO, POR PULVERIZAÇÃO CATÓDICA, POR IMPLANTAÇÃO DE ÍONS OU POR DEPOSIÇÃO QUÍMICA EM FASE DE VAPOR, EM GERAL; INIBIÇÃO DA CORROSÃO DE MATERIAIS METÁLICOS OU INCRUSTAÇÃO EM GERAL
C
REVESTIMENTO DE MATERIAIS METÁLICOS; REVESTIMENTO DE MATERIAIS COM MATERIAIS METÁLICOS; TRATAMENTO DA SUPERFÍCIE DE MATERIAIS METÁLICOS POR DIFUSÃO, POR CONVERSÃO QUÍMICA OU SUBSTITUIÇÃO; REVESTIMENTO POR EVAPORAÇÃO A VÁCUO, POR PULVERIZAÇÃO CATÓDICA, POR IMPLANTAÇÃO DE IONS OU POR DEPOSIÇÃO QUÍMICA EM FASE DE VAPOR, EM GERAL
16
Revestimento químico por decomposição de compostos gasosos, sem deixar produtos reacionais do material da superfície no revestimento, i.e., processo de deposição química em fase de vapor (CVD)
22
caracterizado pela deposição de material inorgânico, outro que não materiais metálicos
24
Deposição apenas de silício
C QUÍMICA; METALURGIA
30
CRESCIMENTO DE CRISTAIS
B
CRESCIMENTO DE MONOCRISTAIS; SOLIDIFICAÇÃO UNIDIRECIONAL DE MATERIAIS EUTÉTICOS OU DESMIXAGEM UNIDIRECIONAL DE MATERIAIS EUTETÓIDES; REFINO POR FUSÃO ZONAL DE MATERIAL; PRODUÇÃO DE UM MATERIAL POLICRISTALINO HOMOGÊNEO COM ESTRUTURA DEFINIDA; MONOCRISTAIS OU MATERIAL POLICRISTALINO HOMOGÊNEO COM ESTRUTURA DEFINIDA; PÓS-TRATAMENTO DE MONOCRISTAIS OU DE UM MATERIAL POLICRISTALINO HOMOGÊNEO COM ESTRUTURA DEFINIDA; APARELHOS PARA ESSE FIM
25
Crescimento de monocristais por reação química de gases reativos, p. ex., crescimento químico por depósito de vapores
02
Crescimento de camadas epitaxiais
18
caracterizado pelo substrato
20
sendo o substrato do mesmo material que a camada epitaxial
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
21
Processos ou aparelhos especialmente adaptados para a manufatura ou tratamento dos dispositivos semicondutores ou de dispositivos de estado sólido ou de partes dos mesmos
02
Fabricação ou tratamento de dispositivos semicondutores ou de partes dos mesmos
04
tendo o dispositivo, pelo menos, uma barreira de potencial ou uma barreira de superfície, p. ex., junção PN, camada de depleção, camada de concentração de portadores de carga
18
tendo os dispositivos corpos semicondutores constituídos de elementos do quarto grupo do Sistema periódico ou compostos AIIIBV com ou sem impurezas, p. ex., materiais de dopagem
20
Depósito de materiais semicondutores em uma base, p. ex., crescimento epitaxial
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
21
Processos ou aparelhos especialmente adaptados para a manufatura ou tratamento dos dispositivos semicondutores ou de dispositivos de estado sólido ou de partes dos mesmos
02
Fabricação ou tratamento de dispositivos semicondutores ou de partes dos mesmos
04
tendo o dispositivo, pelo menos, uma barreira de potencial ou uma barreira de superfície, p. ex., junção PN, camada de depleção, camada de concentração de portadores de carga
18
tendo os dispositivos corpos semicondutores constituídos de elementos do quarto grupo do Sistema periódico ou compostos AIIIBV com ou sem impurezas, p. ex., materiais de dopagem
20
Depósito de materiais semicondutores em uma base, p. ex., crescimento epitaxial
205
usando a redução ou a decomposição de um composto gasoso produzindo um condensado sólido, i.e., um depósito químico
Requerentes:
株式会社SUMCO SUMCO CORPORATION [JP/JP]; 東京都港区芝浦一丁目2番1号 1-2-1, Shibaura, Minato-ku, Tokyo 1058634, JP
Inventores:
野中 直哉 NONAKA Naoya; JP
川島 正 KAWASHIMA Tadashi; JP
溝上 憲一 MIZOGAMI Kenichi; JP
Mandatário:
特許業務法人樹之下知的財産事務所 KINOSHITA & ASSOCIATES; 東京都杉並区荻窪五丁目26番13号 3階 3rd Floor, 26-13, Ogikubo 5-chome, Suginami-ku, Tokyo 1670051, JP
Dados da prioridade:
2017-07603406.04.2017JP
Título (EN) METHOD FOR MANUFACTURING EPITAXIAL SILICON WAFER AND EPITAXIAL SILICON WAFER
(FR) PROCÉDÉ DE FABRICATION D'UNE TRANCHE DE SILICIUM ÉPITAXIALE, ET TRANCHE DE SILICIUM ÉPITAXIALE
(JA) エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
Resumo:
(EN) Provided is a method for manufacturing an epitaxial silicon wafer using a silicon wafer that contains phosphorous and that has a resistivity of less than 1.0 mΩ∙cm, the method comprising: an argon annealing step (S2) in which a silicon wafer is heat treated for 30 minutes or more at a temperature of 1200-1220°C in an argon gas atmosphere, the silicon wafer having a main surface which is a surface where a (100) surface is inclined, and a [100] axis that is perpendicular to the (100) surface being inclined by 0°5'-0°25' relative to an axis that intersects the main surface at a right angle; a pre-baking step (S3) in which the surface of the silicon wafer is etched; and an epitaxial film growing step (S4) in which an epitaxial film is grown on the surface of the silicon wafer at a growth temperature of 1100-1165°C.
(FR) L'invention concerne un procédé de fabrication d'une tranche de silicium épitaxiale à l'aide d'une tranche de silicium qui contient du phosphore et qui a une résistivité inférieure à 1,0 mΩ∙cm, le procédé comprenant : une étape de recuit à l'argon (S2) dans laquelle une tranche de silicium est traitée thermiquement pendant 30 minutes ou plus à une température de 1 200 à 1 220 °C dans une atmosphère d'argon gazeux, la tranche de silicium ayant une surface principale qui est une surface où une surface (100) est inclinée, et un axe [100] qui est perpendiculaire à la surface (100) est incliné de 0°5' à 0°25' par rapport à un axe qui coupe la surface principale à angle droit ; une étape de pré-cuisson (S3) dans laquelle la surface de la tranche de silicium est gravée ; et une étape de croissance de film épitaxial (S4) dans laquelle un film épitaxial est amené à croître sur la surface de la tranche de silicium à une température de croissance de 1 100 à 1 165° C.
(JA) リンを含み抵抗率が1.0mΩ・cm未満のシリコンウェーハを用いたエピタキシャルシリコンウェーハの製造方法であって、(100)面が傾斜した面を主表面とし、(100)面に垂直な[100]軸が主表面に直交する軸に対して0°5'以上0°25'以下だけ傾斜したシリコンウェーハに対し、アルゴンガス雰囲気下において1200℃以上1220℃以下の温度で30分以上の熱処理を行うアルゴンアニール工程(S2)と、シリコンウェーハの表面をエッチングするプリベーク工程(S3)と、シリコンウェーハの表面に1100℃以上1165℃以下の成長温度でエピタキシャル膜を成長させるエピタキシャル膜成長工程(S4)とを備えている。
front page image
Estados designados: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organização Regional Africana da Propriedade Intelectual (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Instituto Eurasiático de Patentes (EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Instituto Europeu de Patentes (IEP) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organização Africana da Propriedade Intelectual (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Língua de publicação: Japonês (JA)
Língua de depósito: Japonês (JA)