Algum conteúdo deste aplicativo está indisponível no momento.
Se esta situação persistir, por favor entre em contato conoscoFale conosco & Contato
1. (WO2018139408) DESIGN ASSISTANCE SYSTEM AND DESIGN ASSISTANCE METHOD
Dados bibliográficos mais recentes no arquivo da Secretaria Internacional    Submeter observação

№ de pub.: WO/2018/139408 № do pedido internacional: PCT/JP2018/001823
Data de publicação: 02.08.2018 Data de depósito internacional: 22.01.2018
CIP:
G06F 17/50 (2006.01)
G FÍSICA
06
CÔMPUTO; CÁLCULO; CONTAGEM
F
PROCESSAMENTO ELÉTRICO DE DADOS DIGITAIS
17
Equipamentos ou métodos de computação digital ou de processamento de dados, especialmente adaptados para funções específicas
50
Desenho auxiliado por computador CAD
Requerentes:
日本電気株式会社 NEC CORPORATION [JP/JP]; 東京都港区芝五丁目7番1号 7-1, Shiba 5-chome, Minato-ku, Tokyo 1088001, JP
Inventores:
根橋 竜介 NEBASHI Ryusuke; JP
阪本 利司 SAKAMOTO Toshitsugu; JP
宮村 信 MIYAMURA Makoto; JP
辻 幸秀 TSUJI Yukihide; JP
多田 あゆ香 TADA Ayuka; JP
白 旭 BAI Xu; JP
Mandatário:
下坂 直樹 SHIMOSAKA Naoki; JP
Dados da prioridade:
2017-01197526.01.2017JP
Título (EN) DESIGN ASSISTANCE SYSTEM AND DESIGN ASSISTANCE METHOD
(FR) DISPOSITIF ET PROCÉDÉ D'AIDE À LA CONCEPTION
(JA) 設計支援システムおよび設計支援方法
Resumo:
(EN) In order to provide a highly reliable programmable logic integrated circuit, this design assistance system, which assists in designing circuits mounted in a programmable logic integrated circuit equipped with a variable resistance element, has an overwriting history information generation means that generates overwriting history information indicating the number of changes in the state of the variable resistance element, a wear cost generation means that, on the basis of the overwriting history information, calculates a wear cost for a switch included in the circuit, and a wiring means that carries out wiring of the circuit on the basis of an evaluation function that includes the wear cost.
(FR) Afin de fournir un circuit intégré logique programmable hautement fiable, ce système d'aide à la conception, qui aide à concevoir des circuits montés dans un circuit intégré logique programmable équipé d'un élément à résistance variable, comprend : un moyen de génération d'informations d'historique d'écrasement qui génère des informations d'historique d'écrasement indiquant le nombre de changements survenus dans l'état de l'élément à résistance variable ; un moyen de génération de coût d'usure qui, d’après les informations d'historique d'écrasement, calcule un coût d'usure pour un commutateur inclus dans le circuit ; et un moyen de câblage qui réalise un câblage du circuit d’après une fonction d'évaluation qui comprend le coût d'usure.
(JA) 信頼性の高いプログラマブル論理集積回路を提供するため、本発明の設計支援システムは、抵抗変化素子を備えるプログラマブル論理集積回路に実装する回路の設計を支援する設計支援システムであって、抵抗変化素子の状態の変更回数を示す書き換え履歴情報を生成する書き換え履歴情報生成手段と、書き換え履歴情報に基づいて、回路に含まれるスイッチの摩耗コストを算出する摩耗コスト生成手段と、摩耗コストを含む評価関数に基づいて、回路の配線を実施する配線手段とを有する。
front page image
Estados designados: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organização Regional Africana da Propriedade Intelectual (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Instituto Eurasiático de Patentes (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Instituto Europeu de Patentes (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organização Africana da Propriedade Intelectual (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Língua de publicação: japonês (JA)
Língua de depósito: japonês (JA)