Algum conteúdo deste aplicativo está indisponível no momento.
Se esta situação persistir, por favor entre em contato conoscoFale conosco & Contato
1. (WO2018042835) SILICON CARBIDE SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
Dados bibliográficos mais recentes no arquivo da Secretaria Internacional    Submeter observação

№ de pub.: WO/2018/042835 № do pedido internacional: PCT/JP2017/022651
Data de publicação: 08.03.2018 Data de depósito internacional: 20.06.2017
CIP:
H01L 29/78 (2006.01) ,H01L 21/336 (2006.01) ,H01L 29/12 (2006.01) ,H01L 29/417 (2006.01)
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
29
Dispositivos semicondutores adaptados para retificação, amplificação, oscilação ou comutação ou capacitores ou resistores com pelo menos uma barreira de potencial ou barreira de superfície; Capacitores ou resistores com pelo menos uma barreira de potencial ou barreira de superfície, p. ex., camada de depleção da junção PN ou camada de concentração de portadores; Detalhes de corpos de semicondutores ou de eletrodos dos mesmos
66
Tipos de dispositivo semicondutor
68
controláveis unicamente pela corrente elétrica fornecida ou pelo potencial elétrico aplicado a um eletrodo que não conduz a corrente a ser retificada, amplificada ou comutada
76
Dispositivos unipolares
772
Transistores de efeito de campo
78
com o efeito de campo produzido por uma porta isolada
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
21
Processos ou aparelhos especialmente adaptados para a manufatura ou tratamento dos dispositivos semicondutores ou de dispositivos de estado sólido ou de partes dos mesmos
02
Fabricação ou tratamento de dispositivos semicondutores ou de partes dos mesmos
04
tendo o dispositivo, pelo menos, uma barreira de potencial ou uma barreira de superfície, p. ex., junção PN, camada de depleção, camada de concentração de portadores de carga
18
tendo os dispositivos corpos semicondutores constituídos de elementos do quarto grupo do Sistema periódico ou compostos AIIIBV com ou sem impurezas, p. ex., materiais de dopagem
334
Processos de várias etapas para a fabricação de dispositivos do tipo unipolar
335
Transistores de efeito de campo
336
com uma porta isolada
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
29
Dispositivos semicondutores adaptados para retificação, amplificação, oscilação ou comutação ou capacitores ou resistores com pelo menos uma barreira de potencial ou barreira de superfície; Capacitores ou resistores com pelo menos uma barreira de potencial ou barreira de superfície, p. ex., camada de depleção da junção PN ou camada de concentração de portadores; Detalhes de corpos de semicondutores ou de eletrodos dos mesmos
02
caracterizados por seus corpos semicondutores
12
caracterizados pelos materiais de que são formados
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
29
Dispositivos semicondutores adaptados para retificação, amplificação, oscilação ou comutação ou capacitores ou resistores com pelo menos uma barreira de potencial ou barreira de superfície; Capacitores ou resistores com pelo menos uma barreira de potencial ou barreira de superfície, p. ex., camada de depleção da junção PN ou camada de concentração de portadores; Detalhes de corpos de semicondutores ou de eletrodos dos mesmos
40
Eletrodos
41
caracterizados por seus formatos, tamanhos relativos ou disposições
417
transportando a corrente a ser retificada, amplificada ou comutada
Requerentes:
住友電気工業株式会社 SUMITOMO ELECTRIC INDUSTRIES, LTD. [JP/JP]; 大阪府大阪市中央区北浜四丁目5番33号 5-33, Kitahama 4-chome, Chuo-ku, Osaka-shi, Osaka 5410041, JP
Inventores:
内田 光亮 UCHIDA, Kosuke; JP
日吉 透 HIYOSHI, Toru; JP
酒井 光彦 SAKAI, Mitsuhiko; JP
Mandatário:
特許業務法人深見特許事務所 FUKAMI PATENT OFFICE, P.C.; 大阪府大阪市北区中之島三丁目2番4号 中之島フェスティバルタワー・ウエスト Nakanoshima Festival Tower West, 2-4, Nakanoshima 3-chome, Kita-ku, Osaka-shi, Osaka 5300005, JP
Dados da prioridade:
2016-16962431.08.2016JP
Título (EN) SILICON CARBIDE SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF À SEMI-CONDUCTEUR AU CARBURE DE SILICIUM ET SON PROCÉDÉ DE FABRICATION
(JA) 炭化珪素半導体装置およびその製造方法
Resumo:
(EN) A gate trench, which is defined by a first side surface and a first bottom surface, and a source trench, which is defined by a second side surface and a second bottom surface, are provided on a first main surface. A silicon carbide substrate includes a drift region, body region, source region, first region, and second region. The first region is in contact with the second region. On the first side surface, a gate insulating film is in contact with the drift region, the body region, and the source region, and on the first bottom surface, the gate insulating film is in contact with the drift region. On the second side surface and the second bottom surface, the source electrode is in contact with the second region.
(FR) La présente invention concerne une tranchée de grille, qui est définie par une première surface latérale et une première surface inférieure, et une tranchée source, qui est définie par une seconde surface latérale et une seconde surface inférieure, étant disposées sur une première surface principale. Un substrat de carbure de silicium comprend une région de dérive, une région de corps, une région de source, une première région et une seconde région. La première région est en contact avec la seconde région. Sur la première surface latérale, un film d'isolation de grille est en contact avec la région de dérive, la région de corps, et la région source, et sur la première surface inférieure, le film isolant de grille est en contact avec la région de dérive. Sur la seconde surface latérale et la seconde surface inférieure, l'électrode source est en contact avec la seconde région.
(JA) 第1主面には、第1側面と、第1底面とにより規定されているゲートトレンチと、第2側面と、第2底面とにより規定されているソーストレンチとが設けられている。炭化珪素基板は、ドリフト領域と、ボディ領域と、ソース領域と、第1領域と、第2領域とを含む。第1領域は、第2領域と接する。ゲート絶縁膜は、第1側面において、ドリフト領域と、ボディ領域と、ソース領域と接し、かつ第1底面において、ドリフト領域に接している。ソース電極は、第2側面と第2底面とにおいて、第2領域と接している。
front page image
Estados designados: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organização Regional Africana da Propriedade Intelectual (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Instituto Eurasiático de Patentes (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Instituto Europeu de Patentes (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organização Africana da Propriedade Intelectual (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Língua de publicação: japonês (JA)
Língua de depósito: japonês (JA)