Algum conteúdo deste aplicativo está indisponível no momento.
Se esta situação persistir, por favor entre em contato conoscoFale conosco & Contato
1. (WO2017139410) INTEGRATED DEVICE COMPRISING A CAPACITOR THAT INCLUDES MULTIPLE PINS AND AT LEAST ONE PIN THAT TRAVERSES A PLATE OF THE CAPACITOR
Dados bibliográficos mais recentes no arquivo da Secretaria Internacional

№ de pub.: WO/2017/139410 № do pedido internacional: PCT/US2017/017059
Data de publicação: 17.08.2017 Data de depósito internacional: 08.02.2017
Pedido de exame (capítulo 2) depositado: 05.12.2017
CIP:
H01L 23/64 (2006.01) ,H01L 23/498 (2006.01) ,H01L 23/538 (2006.01) ,H01L 21/60 (2006.01) ,H01L 49/02 (2006.01)
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
23
Detalhes de semicondutores ou outros dispositivos de estado sólido
58
Disposições elétricas estruturais não incluídas em outro local para dispositivos semicondutores
64
Disposições relativas à impedância
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
23
Detalhes de semicondutores ou outros dispositivos de estado sólido
48
Disposições para conduzir a corrente elétrica até ou a partir de um corpo sólido durante seu funcionamento, p. ex., fios condutores ou disposições de terminais
488
formadas por estruturas soldadas
498
Conexões elétricas sobre substratos isolantes
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
23
Detalhes de semicondutores ou outros dispositivos de estado sólido
52
Disposições para conduzir a corrente elétrica dentro do dispositivo, durante seu funcionamento, de um componente para outro
538
estando a estrutura de interconexão entre uma pluralidade de chips semicondutores, situada no interior ou sobre os substratos isolantes
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
21
Processos ou aparelhos especialmente adaptados para a manufatura ou tratamento dos dispositivos semicondutores ou de dispositivos de estado sólido ou de partes dos mesmos
02
Fabricação ou tratamento de dispositivos semicondutores ou de partes dos mesmos
04
tendo o dispositivo, pelo menos, uma barreira de potencial ou uma barreira de superfície, p. ex., junção PN, camada de depleção, camada de concentração de portadores de carga
50
Montagem de dispositivos semicondutores usando processos ou aparelhos não incluídos em um único dos grupos H01L21/06-H01L21/326158
60
Fixação de fios condutores ou de outros elementos condutores para serem destinados a conduzir corrente para ou de um dispositivo, durante seu funcionamento
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
49
Dispositivos de estado sólido não incluídos nos grupos H01L27/-H01L47/106; Processos ou aparelhos especialmente adaptados para a fabricação ou tratamento do mesmo ou de suas partes integrantes
02
Dispositivos de filme fino ou película espessa
Requerentes:
QUALCOMM INCORPORATED [US/US]; ATTN: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714, US
Inventores:
GU, Shiqun; US
PANDEY, Shree Krishna; US
RADOJCIC, Ratibor; US
Mandatário:
LOZA, Julio; US
Dados da prioridade:
15/041,85311.02.2016US
Título (EN) INTEGRATED DEVICE COMPRISING A CAPACITOR THAT INCLUDES MULTIPLE PINS AND AT LEAST ONE PIN THAT TRAVERSES A PLATE OF THE CAPACITOR
(FR) DISPOSITIF INTÉGRÉ COMPRENANT UN CONDENSATEUR COMPORTANT DE MULTIPLES BROCHES ET AU MOINS UNE BROCHE TRAVERSANT UNE PLAQUE DU CONDENSATEUR
Resumo:
(EN) Some features pertain to an integrated device that includes a die and a first redistribution portion coupled to the die. The first redistribution portion includes at least one dielectric layer and a capacitor. The capacitor includes a first plate, a second plate, and an insulation layer located between the first plate and the second plate. The first redistribution portion further includes several first pins coupled to the first plate of the capacitor. The first redistribution portion further includes several second pins coupled to the second plate of the capacitor. In some implementations, the capacitor includes the first pins and/or the second pins. In some implementations, at least one pin from the several first pins traverses through the second plate to couple to the first plate of the capacitor. In some implementations, the second plate comprises a fin design.
(FR) Certaines caractéristiques de l'invention se rapportent à un dispositif intégré qui comprend une puce et une première partie de redistribution couplée à la puce. La première partie de redistribution comprend au moins une couche diélectrique et un condensateur. Le condensateur comprend une première plaque, une seconde plaque, et une couche isolante située entre la première plaque et la seconde plaque. La première partie de redistribution comprend en outre plusieurs premières broches couplées à la première plaque du condensateur. La première partie de redistribution comprend en outre plusieurs secondes broches couplées à la seconde plaque du condensateur. Dans certains modes de réalisation, le condensateur comprend les premières broches et/ou les secondes broches. Dans certains modes de réalisation, au moins une broche parmi les multiples premières broches traverse la seconde plaque pour être couplée à la première plaque du condensateur. Dans certains modes de réalisation, la seconde plaque comprend une conception à ailettes.
front page image
Estados designados: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organização Regional Africana da Propriedade Intelectual (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Instituto Eurasiático de Patentes (EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Instituto Europeu de Patentes (IEP) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organização Africana da Propriedade Intelectual (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Língua de publicação: Inglês (EN)
Língua de depósito: Inglês (EN)