Pesquisa nas coleções internacionais e nacionais de patentes
Alguns conteúdos deste aplicativo estão indisponíveis de momento.
Caso esta situação persista, estamos ao seu dispor através deFale conosco & Contato
1. (WO2017096038) SYSTEMS AND METHODS OF TESTING MULTIPLE DIES
Dados bibliográficos mais recentes no arquivo da Secretaria Internacional

№ de pub.: WO/2017/096038 № do pedido internacional: PCT/US2016/064412
Data de publicação: 08.06.2017 Data de depósito internacional: 01.12.2016
CIP:
G01R 31/28 (2006.01) ,H01L 21/301 (2006.01)
G FÍSICA
01
MEDIÇÃO; TESTE
R
MEDIÇÃO DE VARIÁVEIS ELÉTRICAS; MEDIÇÃO DE VARIÁVEIS MAGNÉTICAS
31
Disposições para teste das propriedades elétricas; Disposições para localização de defeitos elétricos; Disposições para teste elétrico caracterizados pelo que está sendo verificado, não incluída em outro local
28
Teste de circuitos eletrônicos, p. ex., por meio de um traçador de sinais
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
21
Processos ou aparelhos especialmente adaptados para a manufatura ou tratamento dos dispositivos semicondutores ou de dispositivos de estado sólido ou de partes dos mesmos
02
Fabricação ou tratamento de dispositivos semicondutores ou de partes dos mesmos
04
tendo o dispositivo, pelo menos, uma barreira de potencial ou uma barreira de superfície, p. ex., junção PN, camada de depleção, camada de concentração de portadores de carga
18
tendo os dispositivos corpos semicondutores constituídos de elementos do quarto grupo do Sistema periódico ou compostos AIIIBV com ou sem impurezas, p. ex., materiais de dopagem
30
Tratamento de corpos semicondutores usando processos ou aparelhos não incluídos nos grupos H01L21/20-H01L21/26142
301
para subdividir o corpo de um semicondutor em partes separadas, p. ex., fazendo divisões
Requerentes:
TEXAS INSTRUMENTS INCORPORATED [US/US]; P.O. Box 655474, Mail Station 3999 Dallas, TX 75265-5474, US
TEXAS INSTRUMENTS JAPAN LIMITED [JP/JP]; 24-1, Nishi-Shinjuku 6-chome Shinjuku-ku Tokyo, 160-8366, JP (JP)
Inventores:
PAREKHJI, Rubin Ajit; IN
MEHENDALE, Mahesh M.; IN
MENEZES, Vinod; IN
SINGHAL, Vipul K.; IN
Mandatário:
DAVIS, Jr., Michael A.; US
Dados da prioridade:
15/130,42915.04.2016US
6457/CHE/201501.12.2015IN
Título (EN) SYSTEMS AND METHODS OF TESTING MULTIPLE DIES
(FR) SYSTÈMES ET PROCÉDÉS D'ESSAI DE MULTIPLES PUCES
Resumo:
(EN) In described examples of a method (800) of testing a semiconductor wafer including a scribe line and multiple dies, the method (800) includes implementing a first landing pad on the scribe line (802), and implementing a first interconnect on the scribe line and between the first landing pad and a first cluster of the plurality of dies (804), thereby coupling the first landing pad to the first cluster of dies. The method (800) further includes performing the testing of the first cluster of dies using automated test equipment (ATE) coupled to a probe tip by contacting the first landing pad with the probe tip and applying an ATE resource to the first cluster of dies (806).
(FR) Selon l'invention, dans des exemples décrits d'un procédé (800) d'essai d'une tranche de semi-conducteur comprenant une ligne de séparation et de multiples puces, le procédé (800) consiste à mettre en œuvre un premier tampon de butée sur la ligne de séparation (802) et mettre en œuvre un premier interconnecteur sur la ligne de séparation et entre le premier tampon de butée et un premier groupe de la pluralité de puces (804), couplant ainsi le premier tampon de butée au premier groupe de puces. Le procédé (800) consiste en outre à effectuer l'essai du premier groupe de puces à l'aide d'un équipement d'essai automatisé (ATE) couplé à une pointe de sonde par la mise en contact du premier tampon de butée avec la pointe de sonde et l'application d'une ressource ATE sur le premier groupe de puces (806).
front page image
Estados designados: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organização Regional Africana da Propriedade Intelectual (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Instituto Eurasiático de Patentes (EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Instituto Europeu de Patentes (IEP) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organização Africana da Propriedade Intelectual (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Língua de publicação: inglês (EN)
Língua de depósito: inglês (EN)
Also published as:
CN108351378