Algum conteúdo deste aplicativo está indisponível no momento.
Se esta situação persistir, por favor entre em contato conoscoFale conosco & Contato
1. (WO2017003959) TECHNIQUES FOR FILAMENT LOCALIZATION, EDGE EFFECT REDUCTION, AND FORMING/SWITCHING VOLTAGE REDUCTION IN RRAM DEVICES
Dados bibliográficos mais recentes no arquivo da Secretaria Internacional

№ de pub.: WO/2017/003959 № do pedido internacional: PCT/US2016/039681
Data de publicação: 05.01.2017 Data de depósito internacional: 27.06.2016
CIP:
H01L 21/76 (2006.01) ,H01L 23/48 (2006.01) ,H01L 23/52 (2006.01) ,H01L 29/40 (2006.01) ,H01L 45/00 (2006.01)
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
21
Processos ou aparelhos especialmente adaptados para a manufatura ou tratamento dos dispositivos semicondutores ou de dispositivos de estado sólido ou de partes dos mesmos
70
Fabricação ou tratamento de dispositivos consistindo em vários componentes de estado sólido ou circuitos integrados formados em ou sobre um substrato comum ou de partes específicas dos mesmos; Fabricação de dispositivos de circuitos integrados ou de partes específicas dos mesmos
71
Manufatura de partes específicas de dispositivos definidos no grupo H01L21/7095
76
Criação de regiões isolantes entre os componentes
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
23
Detalhes de semicondutores ou outros dispositivos de estado sólido
48
Disposições para conduzir a corrente elétrica até ou a partir de um corpo sólido durante seu funcionamento, p. ex., fios condutores ou disposições de terminais
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
23
Detalhes de semicondutores ou outros dispositivos de estado sólido
52
Disposições para conduzir a corrente elétrica dentro do dispositivo, durante seu funcionamento, de um componente para outro
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
29
Dispositivos semicondutores adaptados para retificação, amplificação, oscilação ou comutação ou capacitores ou resistores com pelo menos uma barreira de potencial ou barreira de superfície; Capacitores ou resistores com pelo menos uma barreira de potencial ou barreira de superfície, p. ex., camada de depleção da junção PN ou camada de concentração de portadores; Detalhes de corpos de semicondutores ou de eletrodos dos mesmos
40
Eletrodos
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
45
Dispositivos de estado sólido adaptados à retificação, amplificação, oscilação ou comutação sem uma barreira de potencial ou uma barreira de superfície, p. ex., triodos dielétricos; Dispositivos de efeito Ovshinsky; Processos ou aparelhos especialmente adaptados para a fabricação ou tratamento dos mesmos ou de suas partes
Requerentes:
INTEL CORPORATION [US/US]; 2200 Mission College Blvd. Santa Clara, California 95054, US
Inventores:
PILLARISETTY, Ravi; US
MAJHI, Prashant; US
SHAH, Uday; US
MUKHERJEE, Niloy; US
KARPOV, Elijah; US
DOYLE, Brian; US
CHAU, Robert; US
Mandatário:
PARKER, Wesley E.; US
Dados da prioridade:
14/752,93427.06.2015US
Título (EN) TECHNIQUES FOR FILAMENT LOCALIZATION, EDGE EFFECT REDUCTION, AND FORMING/SWITCHING VOLTAGE REDUCTION IN RRAM DEVICES
(FR) TECHNIQUES DE LOCALISATION DE FILAMENTS, RÉDUCTION DE L'EFFET DE BORD, ET RÉDUCTION DE LA TENSION D'ÉCRITURE/COMMUTATION DANS LES DISPOSITIFS RRAM
Resumo:
(EN) The present disclosure provides a system and method for forming a resistive random access memory (RRAM) device. A RRAM device consistent with the present disclosure includes a substrate and a first electrode disposed thereon. The RRAM device includes a second electrode disposed over the first electrode and a RRAM dielectric layer disposed between the first electrode and the second electrode. The RRAM dielectric layer has a recess at a top center portion at the interface between the second electrode and the RRAM dielectric layer.
(FR) La présente invention concerne un système et un procédé pour former un dispositif de mémoire vive résistive (RRAM). Un dispositif RRAM conforme à la présente invention comprend un substrat et une première électrode disposée sur celui-ci. Le dispositif RRAM comprend une seconde électrode disposée sur la première électrode et une couche diélectrique RRAM disposée entre la première électrode et la seconde électrode. La couche diélectrique RRAM présente un évidement au niveau d'une partie centrale supérieure à l'interface entre la seconde électrode et la couche diélectrique RRAM.
front page image
Estados designados: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organização Regional Africana da Propriedade Intelectual (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Instituto Eurasiático de Patentes (EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Instituto Europeu de Patentes (IEP) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organização Africana da Propriedade Intelectual (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Língua de publicação: Inglês (EN)
Língua de depósito: Inglês (EN)
Também publicado como:
CN107636822KR1020180022835EP3320556