Algum conteúdo deste aplicativo está indisponível no momento.
Se esta situação persistir, por favor entre em contato conoscoFale conosco & Contato
1. (WO2017002196) MATCHING BOX AND MATCHING METHOD
Dados bibliográficos mais recentes no arquivo da Secretaria Internacional

№ de pub.: WO/2017/002196 № do pedido internacional: PCT/JP2015/068820
Data de publicação: 05.01.2017 Data de depósito internacional: 30.06.2015
CIP:
H05H 1/46 (2006.01) ,H01L 21/3065 (2006.01) ,H01L 21/31 (2006.01) ,H03H 7/40 (2006.01)
H ELECTRICIDADE
05
TÉCNICAS ELÉTRICAS NÃO INCLUÍDAS EM OUTRO LOCAL
H
TÉCNICA DO PLASMA; PRODUÇÃO DE PARTÍCULAS ACELERADAS CARREGADAS ELETRICAMENTE OU DE NÊUTRONS; PRODUÇÃO OU ACELERAÇÃO DE FEIXES MOLECULARES OU ATÔMICOS NEUTROS
1
Produção do plasma; Manipulação do plasma
24
Produção do plasma
46
usando campos eletromagnéticos aplicados, p. ex., energia de alta frequência ou de micro-onda
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
21
Processos ou aparelhos especialmente adaptados para a manufatura ou tratamento dos dispositivos semicondutores ou de dispositivos de estado sólido ou de partes dos mesmos
02
Fabricação ou tratamento de dispositivos semicondutores ou de partes dos mesmos
04
tendo o dispositivo, pelo menos, uma barreira de potencial ou uma barreira de superfície, p. ex., junção PN, camada de depleção, camada de concentração de portadores de carga
18
tendo os dispositivos corpos semicondutores constituídos de elementos do quarto grupo do Sistema periódico ou compostos AIIIBV com ou sem impurezas, p. ex., materiais de dopagem
30
Tratamento de corpos semicondutores usando processos ou aparelhos não incluídos nos grupos H01L21/20-H01L21/26142
302
para mudar as características físicas ou a forma de sua superfície, p. ex., gravação, polimento, recorte
306
Tratamento químico ou elétrico, p. ex., cauterização eletrolítica
3065
Gravação por plasma; Gravação por íon reativo
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
21
Processos ou aparelhos especialmente adaptados para a manufatura ou tratamento dos dispositivos semicondutores ou de dispositivos de estado sólido ou de partes dos mesmos
02
Fabricação ou tratamento de dispositivos semicondutores ou de partes dos mesmos
04
tendo o dispositivo, pelo menos, uma barreira de potencial ou uma barreira de superfície, p. ex., junção PN, camada de depleção, camada de concentração de portadores de carga
18
tendo os dispositivos corpos semicondutores constituídos de elementos do quarto grupo do Sistema periódico ou compostos AIIIBV com ou sem impurezas, p. ex., materiais de dopagem
30
Tratamento de corpos semicondutores usando processos ou aparelhos não incluídos nos grupos H01L21/20-H01L21/26142
31
para formar camadas isolantes nos mesmos, p. ex., para mascarar ou usando técnicas fotolitográficas; Pós-tratamento dessas camadas; Seleção de materiais para estas camadas
H ELECTRICIDADE
03
CIRCUITOS ELETRÔNICOS BÁSICOS
H
REDES DE IMPEDÂNCIA, p. ex., CIRCUITOS RESSONANTES; RESSONADORES
7
Redes de acessos múltiplos compreendendo apenas elementos passivos elétricos como componentes da rede
38
Redes de casamento de impedância
40
Casamento automático da impedância de carga à impedância da fonte
Requerentes:
株式会社日立国際電気 HITACHI KOKUSAI ELECTRIC INC. [JP/JP]; 東京都港区西新橋二丁目15番12号 15-12, Nishi-shimbashi 2-chome, Minato-ku, Tokyo 1058039, JP
Inventores:
藤本 直也 FUJIMOTO Naoya; JP
加藤 規一 KATO Norikazu; JP
押田 善之 OSHIDA Yoshiyuki; JP
Mandatário:
ポレール特許業務法人 POLAIRE I.P.C.; 東京都中央区日本橋茅場町二丁目13番11号 13-11, Nihonbashikayabacho 2-chome, Chuo-ku, Tokyo 1030025, JP
Dados da prioridade:
Título (EN) MATCHING BOX AND MATCHING METHOD
(FR) BOÎTE D'ADAPTATION ET PROCÉDÉ D'ADAPTATION
(JA) 整合器及び整合方法
Resumo:
(EN) Provided is a matching box comprising the following: a directional coupler that detects traveling waves and reflected waves; a matching circuit having a first variable capacitance capacitor, a second variable capacitance capacitor, and inductance; and a control unit that calculates a reflection coefficient on the basis of the traveling waves and the reflected waves, and controls a capacitance value VC1 of the first variable capacitance capacitor and a capacitance value VC2 of the second variable capacitance capacitor, wherein the control unit changes VC2 if the distance between a matching circle drawn by the trajectory of the reflection coefficient passing through a matching point on a Smith chart, and the calculated reflection coefficient is greater than a prescribed value, and changes VC1 if such distance is set to be no greater than the prescribed value and when the value of such distance becomes no greater than the prescribed value, thereby reducing the reflection coefficient.
(FR) L'invention concerne une boîte d'adaptation comprenant les éléments suivants : un coupleur directionnel qui détecte des ondes progressives et des ondes réfléchies; un circuit d'adaptation ayant un premier condensateur à capacitance variable, un second condensateur à capacitance variable, et une inductance; et une unité de commande qui calcule un coefficient de réflexion sur la base des ondes progressives et des ondes réfléchies, et commande une valeur de capacité VC1 du premier condensateur à capacitance variable et une valeur de capacité VC2 du second condensateur à capacitance variable, laquelle unité de commande modifie VC2 si la distance entre un cercle d'adaptation tracé par la trajectoire du coefficient de réflexion passant par un point d'adaptation sur un diagramme de Smith, et lequel coefficient de réflexion calculé est supérieur à une valeur prescrite, et change VC1 si une telle distance est réglée pour ne pas être supérieure à la valeur prescrite et lorsque la valeur de ladite distance est inférieure ou égale à la valeur prescrite, ce qui permet de réduire le coefficient de réflexion.
(JA) 進行波と反射波とを検出する方向性結合器と、第1の可変容量コンデンサと第2の可変容量コンデンサとインダクタンスとを有する整合回路と、進行波と反射波とに基づき反射係数を算出し第1の可変容量コンデンサの容量値VC1と前記第2の可変容量コンデンサの容量値VC2とを制御する制御部と、を備える整合器において、制御部は、スミスチャート上で整合点を通過する反射係数の軌跡が描く整合円と、算出された反射係数との間の距離が所定値より大きい場合は、VC2を変更して、前記距離を前記所定値以内とし、前記距離が前記所定値以内になると、VC1を変更して反射係数を小さくする。
front page image
Estados designados: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organização Regional Africana da Propriedade Intelectual (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Instituto Eurasiático de Patentes (EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Instituto Europeu de Patentes (IEP) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organização Africana da Propriedade Intelectual (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Língua de publicação: Japonês (JA)
Língua de depósito: Japonês (JA)
Também publicado como:
KR1020180010239JPWO2017002196US20180191324