Algum conteúdo deste aplicativo está indisponível no momento.
Se esta situação persistir, por favor entre em contato conoscoFale conosco & Contato
1. (WO2016199556) MEMORY DEVICE AND MEMORY SYSTEM
Dados bibliográficos mais recentes no arquivo da Secretaria Internacional   

№ de pub.: WO/2016/199556 № do pedido internacional: PCT/JP2016/064772
Data de publicação: 15.12.2016 Data de depósito internacional: 18.05.2016
CIP:
H01L 27/105 (2006.01) ,H01L 27/10 (2006.01) ,H01L 45/00 (2006.01) ,H01L 49/00 (2006.01)
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
27
Dispositivos consistindo de uma pluralidade de semicondutores ou outros componentes de estado sólido, formados em ou sobre um substrato comum
02
incluindo componentes semicondutores adaptados à retificação, oscilação, amplificação, comutação e tendo pelo menos uma barreira de potencial ou de uma barreira de superfície; incluindo elementos de circuito passivo integrado com pelo menos uma barreira de potencial ou de uma barreira de superfície
04
sendo o substrato um corpo semicondutor
10
incluindo vários componentes individuais em uma configuração repetitiva
105
compreendendo componentes de efeito de campo
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
27
Dispositivos consistindo de uma pluralidade de semicondutores ou outros componentes de estado sólido, formados em ou sobre um substrato comum
02
incluindo componentes semicondutores adaptados à retificação, oscilação, amplificação, comutação e tendo pelo menos uma barreira de potencial ou de uma barreira de superfície; incluindo elementos de circuito passivo integrado com pelo menos uma barreira de potencial ou de uma barreira de superfície
04
sendo o substrato um corpo semicondutor
10
incluindo vários componentes individuais em uma configuração repetitiva
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
45
Dispositivos de estado sólido adaptados à retificação, amplificação, oscilação ou comutação sem uma barreira de potencial ou uma barreira de superfície, p. ex., triodos dielétricos; Dispositivos de efeito Ovshinsky; Processos ou aparelhos especialmente adaptados para a fabricação ou tratamento dos mesmos ou de suas partes
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
49
Dispositivos de estado sólido não incluídos nos grupos H01L27/-H01L47/106; Processos ou aparelhos especialmente adaptados para a fabricação ou tratamento do mesmo ou de suas partes integrantes
Requerentes:
ソニーセミコンダクタソリューションズ株式会社 SONY SEMICONDUCTOR SOLUTIONS CORPORATION [JP/JP]; 神奈川県厚木市旭町四丁目14番1号 4-14-1, Asahicho, Atsugi-shi, Kanagawa 2430014, JP
Inventores:
寺田 晴彦 TERADA, Haruhiko; JP
Mandatário:
特許業務法人つばさ国際特許事務所 TSUBASA PATENT PROFESSIONAL CORPORATION; 東京都新宿区新宿1丁目15番9号さわだビル3階 3F, Sawada Building, 15-9, Shinjuku 1-chome, Shinjuku-ku, Tokyo 1600022, JP
Dados da prioridade:
2015-11722810.06.2015JP
Título (EN) MEMORY DEVICE AND MEMORY SYSTEM
(FR) DISPOSITIF DE MÉMOIRE ET SYSTÈME DE MÉMOIRE
(JA) メモリデバイスおよびメモリシステム
Resumo:
(EN) Provided is a memory device having a structure suitable for higher integration while ensuring ease of manufacture. The memory device is provided with n memory cell units which are layered on a substrate successively from a first memory cell unit to an n-th memory cell unit in a first direction. Each of the n memory cell units includes: one or more first electrodes; a plurality of second electrodes each of which is disposed so as to intersect the first electrode; a plurality of memory cells which are disposed at points of intersection of the first electrode and each of the plurality of second electrodes, and which are respectively connected to both the first electrode and the second electrodes; and one or more lead-out wires connected to the first electrode and forming one or more connection portions. At least one connection portion in a (m + 1)-th memory cell unit is positioned so as to overlap, in a first direction, an m-th memory cell region surrounded by a plurality of memory cells in the m-th memory cell unit.
(FR) L'invention concerne un dispositif de mémoire ayant une structure appropriée pour une intégration supérieure tout en garantissant une facilité de fabrication. Le dispositif de mémoire est équipé de n unités de cellules de mémoire qui sont disposées en couches sur un substrat de manière successive d'une première unité de cellule de mémoire à une n-ième unité de cellule de mémoire dans une première direction. Chacune des n unités de cellule de mémoire comprend : une ou plusieurs premières électrodes ; une pluralité de secondes électrodes dont chacune est disposée de manière à croiser la première électrode ; une pluralité de cellules de mémoire qui sont disposées au niveau de points d'intersection de la première électrode et de chaque électrode de la pluralité de secondes électrodes, et qui sont respectivement connectées à la fois à la première électrode et aux secondes électrodes ; et un ou plusieurs fils de sortie connectés à la première électrode et formant une ou plusieurs parties de connexion. Au moins une partie de connexion dans une (m + 1)-ième unité de cellule de mémoire est positionnée de manière à chevaucher, dans une première direction, une m-ième région de cellule de mémoire entourée par une pluralité de cellules de mémoire dans la m-ième unité de cellule de mémoire.
(JA) 製造上の容易性を担保しつつ、より高集積化に適した構造を有するメモリデバイスを提供する。このメモリデバイスは、基板の上に、第1の方向において第1番目から第n番目まで順に積層されたn個のメモリセルユニットを備える。n個のメモリセルユニットは、それぞれ、1以上の第1電極と、この第1電極と各々交差するように設けられた複数の第2電極と、第1電極と複数の第2電極との各々の交差点に設けられ、第1電極と第2電極との双方にそれぞれ接続された複数のメモリセルと、第1電極に接続されて1以上の接続部を形成する1以上の引き出し線とを有する。第(m+1)番目のメモリセルユニットにおける少なくとも1つの接続部は、第m番目のメモリセルユニットにおいて複数のメモリセルが取り囲む第m番目のメモリセル領域と第1の方向において重なり合う位置にある。
front page image
Estados designados: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organização Regional Africana da Propriedade Intelectual (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Instituto Eurasiático de Patentes (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Instituto Europeu de Patentes (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organização Africana da Propriedade Intelectual (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Língua de publicação: japonês (JA)
Língua de depósito: japonês (JA)