Algum conteúdo deste aplicativo está indisponível no momento.
Se esta situação persistir, por favor entre em contato conoscoFale conosco & Contato
1. (WO2014030026) A SEMICONDUCTOR DEVICE COMPRISING AN ESD PROTECTION DEVICE, AN ESD PROTECTION CIRCUITRY, AN INTEGRATED CIRCUIT AND A METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE
Dados bibliográficos mais recentes no arquivo da Secretaria Internacional   

№ de pub.: WO/2014/030026 № do pedido internacional: PCT/IB2012/001774
Data de publicação: 27.02.2014 Data de depósito internacional: 22.08.2012
CIP:
H01L 27/02 (2006.01)
H ELECTRICIDADE
01
ELEMENTOS ELÉTRICOS BÁSICOS
L
DISPOSITIVOS SEMICONDUTORES; DISPOSITIVOS ELÉTRICOS DE ESTADO SÓLIDO NÃO INCLUÍDOS EM OUTRO LOCAL
27
Dispositivos consistindo de uma pluralidade de semicondutores ou outros componentes de estado sólido, formados em ou sobre um substrato comum
02
incluindo componentes semicondutores adaptados à retificação, oscilação, amplificação, comutação e tendo pelo menos uma barreira de potencial ou de uma barreira de superfície; incluindo elementos de circuito passivo integrado com pelo menos uma barreira de potencial ou de uma barreira de superfície
Requerentes:
LAINE, Jean Philippe [FR/FR]; FR (UsOnly)
BESSE, Patrice [FR/FR]; FR (UsOnly)
FREESCALE SEMICONDUCTOR, INC. [US/US]; 6501 William Cannon Drive West Austin, TX 78735, US (AllExceptUS)
Inventores:
LAINE, Jean Philippe; FR
BESSE, Patrice; FR
Dados da prioridade:
Título (EN) A SEMICONDUCTOR DEVICE COMPRISING AN ESD PROTECTION DEVICE, AN ESD PROTECTION CIRCUITRY, AN INTEGRATED CIRCUIT AND A METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR COMPRENANT UN DISPOSITIF DE PROTECTION CONTRE LES DÉCHARGES ÉLECTRIQUES, ET ENSEMBLE DE CIRCUITS DE PROTECTION CONTRE LES DÉCHARGES ÉLECTRIQUES, CIRCUIT INTÉGRÉ ET PROCÉDÉ DE FABRICATION D'UN DISPOSITIF À SEMI-CONDUCTEUR
Resumo:
(EN) A semiconductor device (200) is provided which comprises an ESD protection device. The ESD protection device is being formed by one or more pnp transistors which are present in the structure of the semiconductor device (200). The semiconductor device (200) comprises two portions (234, 240) of an isolated p-doped region which are separated by an N-doped region (238). Two p- doped regions (210, 224) are provided within the two portions (23, 240). The p-dopant concentration of the two-doped region (210, 224) is higher than the p-dopant concentration of the isolated p-doped region. A first electrical contact (214) is connected only via a highly doped p-contact region (212) to the first p-doped region (210) and a second electrical contact (222) is connected only via another highly doped p-contact region (222) to the second p-doped region (224).
(FR) La présente invention a trait à un dispositif à semi-conducteur (200) qui comprend un dispositif de protection contre les décharges électriques. Le dispositif de protection contre les décharges électriques est constitué d'un ou de plusieurs transistors PNP qui sont présents dans la structure du dispositif à semi-conducteur (200). Le dispositif à semi-conducteur (200) comprend deux parties (234, 240) d'une région dopée P isolée qui sont séparées par une région dopée N (238). Deux régions dopées P (210, 224) sont prévues à l'intérieur des deux parties (23, 240). La densité des atomes dopants P des deux régions dopées P (210, 224) est supérieure à la densité des atomes dopants P de la région dopée P isolée. Un premier contact électrique (214) est connecté uniquement par l'intermédiaire d'une région de contact P hautement dopée (212) à la première région dopée P (210) et un second contact électrique (222) est connecté uniquement par l'intermédiaire d'une autre région de contact P hautement dopée (222) à la seconde région dopée P (224).
front page image
Estados designados: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organização Regional Africana da Propriedade Intelectual (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Instituto Eurasiático de Patentes (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Instituto Europeu de Patentes (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organização Africana da Propriedade Intelectual (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Língua de publicação: inglês (EN)
Língua de depósito: inglês (EN)