WIPO logo
Celular | Deutsch | English | Español | Français | 日本語 | 한국어 | Русский | 中文 | العربية |
PATENTSCOPE

Pesquisa nas coleções internacionais e nacionais de patentes
World Intellectual Property Organization
Pesquisa
 
Navegação
 
Traduzir
 
Opções
 
Notícias
 
Conectar-se
 
Ajuda
 
Tradução automática
1. (WO2012041056) SEMICONDUCTOR STRUCTURE AND MANUFACTURING METHOD THEREOF
Dados bibliográficos mais recentes no arquivo da Secretaria Internacional   

№ de pub.:    WO/2012/041056    № do pedido internacional:    PCT/CN2011/072912
Data de publicação: 05.04.2012 Data de depósito internacional: 18.04.2011
CIP:
H01L 21/336 (2006.01), H01L 29/78 (2006.01), H01L 21/8232 (2006.01), H01L 27/105 (2006.01)
Requerentes: INSTITUTE OF MICROELECTRONICS, CHINESE ACADEMY OF SCIENCES [CN/CN]; No.3 Beitucheng West Road Chaoyang District Beijing 100029 (CN) (For All Designated States Except US).
YIN, Haizhou [CN/US]; (US) (For US Only).
LUO, Zhijiong [US/US]; (US) (For US Only).
ZHU, Huilong [US/US]; (US) (For US Only)
Inventores: YIN, Haizhou; (US).
LUO, Zhijiong; (US).
ZHU, Huilong; (US)
Mandatário: HANHOW INTELLECTUAL PROPERTY PARTNERS; ZHU, Haibo W1-1111,F/11 Oriental plaza, No.1 East Chang An Avenue Dongcheng District, Beijing 100738 (CN)
Dados da prioridade:
201010296962.8 29.09.2010 CN
Título (EN) SEMICONDUCTOR STRUCTURE AND MANUFACTURING METHOD THEREOF
(FR) STRUCTURE SEMI-CONDUCTRICE ET SON PROCÉDÉ DE FABRICATION
(ZH) 一种半导体结构及其制造方法
Resumo: front page image
(EN)A semiconductor structure and a manufacturing method thereof are provided. The method includes the following steps: depositing an interlayer dielectric layer (105) on a semiconductor substrate (101) to cover source/drain region (102) and a gate stack on the semiconductor substrate (101); etching the interlayer dielectric layer (105) and the source/drain region (102) to form a contact hole (110) which reaches the internal of the source/drain region (102); forming a conformal amorphous body layer (111) on the exposed area of the source/drain region (102); forming a metal silicide (113) on the surface ol the amorphous body layer (111); filling the contact hole (110) with contact metal (114). The exposed area includes bottom (108) and sidewall (109) by etching the source/drain region (102), so that the contact area of contact metal (114) and source/drain region (102) in the contact hole (110) is increased and the contact resistance is reduced accordingly. The amorphous body is formed by selective deposition to remove the end defect caused by the amorphous ion implantation effectively.
(FR)L'invention concerne une structure semi-conductrice et un procédé de fabrication de celle-ci. Le procédé comprend les étapes suivantes de : dépôt d'une couche diélectrique intermédiaire (105) sur un substrat semi-conducteur (101) afin de recouvrir la région de source/de drain (102) et un empilement de grille sur le substrat semi-conducteur (101) ; gravure de la couche diélectrique intermédiaire (105) et de la région de source/de drain (102) afin de former un trou de contact (110) qui atteint l'intérieur de la région de source/de drain (102) ; formation d'une couche de corps amorphe conforme (111) sur la zone exposée de la région de source/de drain (102) ; formation d'un siliciure de métal (113) à la surface de la couche de corps amorphe (111) ; remplissage du trou de contact (110) par du métal de contact (114). La zone exposée comprend un fond (108) et une paroi latérale (109) dégagés dans la gravure de la région de source/de drain (102), si bien que l'aire de contact entre le métal de contact (114) et la région de source/de drain (102) dans le trou de contact (110) est augmentée et que la résistance de contact est réduite en conséquence. Le corps amorphe est formé par un dépôt sélectif destiné à éliminer efficacement le défaut final provoqué par l'implantation d'ions amorphes.
Estados designados: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Língua de publicação: Chinese (ZH)
Língua de depósito: Chinese (ZH)